Pat
J-GLOBAL ID：200903081858928031

半導体装置及びその製造方法

Inventor：
山下 良美

About 山下 良美

, 
遠藤 聡

About 遠藤 聡

, 
池田 圭司

About 池田 圭司


Applicant, Patent owner：
富士通株式会社

About 富士通株式会社


Agent (1)： 國分 孝悦
Gazette classification：公開公報
Application number (International application number)：2003320071
Publication number (International publication number)：2005086171
Application date： Sep. 11, 2003
Publication date： Mar. 31, 2005
Summary：
【課題】 容易に製造することができ、エンハンスメント動作をすることができるHEMTを備えた半導体装置及びその製造方法を提供する。【解決手段】 ナイトライド系半導体では、GaAs及びSiとは異なり、金属の仕事関数ΦMに対してショットキー障壁高さΦBが顕著に変化する。そして、例えば、基板1上にナイトライド系半導体からなるバッファ層2及びバリア層3が順次形成され、バリア層3上にゲート電極4が形成されたHEMTにおいて、ゲート電極4を構成する金属として仕事関数ΦMが比較的大きい金属を選択し、ゲート電極4の両脇の半導体表面電位ΦSに比べてショットキー障壁高さΦBが大きくなるようにバリア層3の厚さを調整すれば、バリア層3のゲート電極4直下の部分にリセスが形成されていなくても、二次元電子ガスがゲート電極4の下方で存在し得なくなるため、エンハンスメント動作が可能となる。【選択図】 図4
Claim (excerpt)：
第1の化合物半導体層と、 前記第1の化合物半導体層上にヘテロ接合を介して形成されたナイトライド系の第2の化合物半導体層と、 前記第2の化合物半導体層上にショットキー接合を介して形成されたゲート電極と、 前記ゲート電極を挟んで設けられたソース電極及びドレイン電極と、 を有し、 前記第2の化合物半導体層の厚さは、前記ゲート電極を構成する金属の仕事関数に応じて定められる厚さ以下であることを特徴とする半導体装置。
IPC (6)：
H01L21/338 ,  H01L29/423 ,  H01L29/47 ,  H01L29/778 ,  H01L29/812 ,  H01L29/872
FI (4)：
H01L29/80 H ,  H01L29/58 Z ,  H01L29/48 M ,  H01L29/48 D
F-Term (33)：
4M104AA04 ,  4M104AA07 ,  4M104AA09 ,  4M104BB04 ,  4M104BB05 ,  4M104BB14 ,  4M104BB16 ,  4M104CC03 ,  4M104FF06 ,  4M104FF13 ,  4M104FF31 ,  4M104GG12 ,  5F102GB01 ,  5F102GC01 ,  5F102GD01 ,  5F102GJ10 ,  5F102GK04 ,  5F102GL04 ,  5F102GM04 ,  5F102GM07 ,  5F102GN04 ,  5F102GQ01 ,  5F102GQ02 ,  5F102GR01 ,  5F102GR04 ,  5F102GS02 ,  5F102GS04 ,  5F102GT03 ,  5F102GV06 ,  5F102GV07 ,  5F102GV08 ,  5F102HC01 ,  5F102HC21
Patent cited by the Patent：
Cited by applicant (4)
Show all
Cited by examiner (4)
Show all

Return to Previous Page

TOP

BOTTOM