Pat

J-GLOBAL ID：200903082153694518

TFT-EL画素製造方法

Inventor： チン ワン タン ,  ビエイ チェン セイ
Applicant, Patent owner： イーストマン コダック カンパニー
Agent (1)： 伊東 忠彦 (外1名)
Gazette classification：公開公報
Application number (International application number)：1995323197
Publication number (International publication number)：1996241047
Application date： Dec. 12, 1995
Publication date： Sep. 17, 1996
Summary：

【要約】【課題】 エレクトロルミネセンス媒体として有機材料を用いた4端子能動マトリックスエレクトロルミネセンスデバイスを作る方法を提供する。【解決手段】 この方法では薄膜トランジスタは基板として低温度のシリカベースのガラスが用いられうるような充分低い温度で多結晶シリコンから形成される。

Claim (excerpt)：

a) 上面及び底面を有する絶縁基板を用意し、該基板の上面上にシリコンの層を堆積し、第一及び第二の多結晶シリコンアイランドを形成するために該層をパターン化し;b) 該基板の上面上及び該第一及び第二の多結晶アイランド上に第一の誘電層を堆積し;c) 該第一の多結晶シリコンアイランド上に材料の第一の細片を配置し、該第二の多結晶シリコンアイランド上に材料の第二の細片を配置し;d) コンデンサの底部電極に対して層を堆積し;e) ソース及びドレイン領域とドープされたゲート電極とを形成するために該多結晶シリコンアイランド及び該材料の細片内にイオンインプラントし;斯くして第一及び第二の薄膜トランジスタを形成し;f) 該第一の誘電層と該材料の細片とコンデンサの該底部層とを覆うように第二の誘電層を堆積し;g) ソースとドレイン接触孔を形成するように該第一及び第二の誘電層を介してエッチングし、該ソースとドレイン接触孔内に導電性金属を堆積し;h) 該コンデンサの上部電極を形成する導電性層を堆積し;i) 該第二の誘電層上に配置され、該第二の薄膜トランジスタの該ドレインに電気的に接続される表示陽極を堆積し;j) 段階iからえられる物の表面上に第三の誘電層を堆積し;k) 該表示陽極層を露出するために該第三の誘電層を介して孔をエッチングし;l) 該表示陽極上に有機エレクトロルミネセンス層を堆積し、該有機層上に陰極層を堆積する各段階からなるTFT-EL画素を製造する方法。

IPC (2)：

G09F 9/30 365 ,  H05B 33/02

FI (2)：

G09F 9/30 365 B ,  H05B 33/02