半導体記憶素子の製造方法

Inventor： ,
Applicant, Patent owner：
Agent (1)：山下穣平
Gazette classification：公開公報
Application number (International application number)：1999144996
Publication number (International publication number)：2000332219
Application date： May. 25, 1999
Publication date： Nov. 30, 2000
Summary：

【要約】【課題】層間絶縁膜にTEOS原料を用いたNSG膜を使用した場合、均一膜の形成が困難である。【解決手段】半導体基板上に下部電極層を形成後、所望の形状に加工した後、高誘電率酸化膜、上部電極、TEOS原料を用いたNSG膜を順次形成する工程を含む半導体記憶素子の製造方法において、前記上部電極形成後にプラズマ処理を施す工程を有することを特徴とする。

Claim (excerpt)：

半導体基板上に下部電極層を形成後、所望の形状に加工した後、高誘電率酸化膜、上部電極、TEOS原料を用いたNSG膜を順次形成する工程を含む半導体記憶素子の製造方法において、前記上部電極形成後にプラズマ処理を施す工程を有することを特徴とする半導体記憶素子の製造方法。

IPC (3)：

H01L 27/108 , H01L 21/8242 , H01L 21/316

FI (3)：

H01L 27/10 621 B , H01L 21/316 X , H01L 27/10 651

F-Term (17)：

5F058BA06 , 5F058BC02 , 5F058BC20 , 5F058BE10 , 5F058BF25 , 5F058BJ01 , 5F058BJ02 , 5F083JA06 , 5F083JA13 , 5F083JA14 , 5F083JA31 , 5F083JA39 , 5F083JA40 , 5F083PR03 , 5F083PR21 , 5F083PR47 , 5F083PR48

Patent cited by the Patent：

Cited by examiner (4)

積層構造及びその製造方法、キャパシタ構造並びに不揮発性メモリ
Gazette classification：公開公報 Application number：特願平8-172532 Applicant：ソニー株式会社
半導体素子のキャパシター製造方法
Gazette classification：公開公報 Application number：特願平8-166338 Applicant：現代電子産業株式会社
半導体集積回路およびその製造方法
Gazette classification：公開公報 Application number：特願平9-192168 Applicant：株式会社東芝

Show all

Return to Previous Page