Pat

J-GLOBAL ID：200903083287058860

改善されたしきい電圧およびフラットバンド電圧の安定性を有する相補型金属酸化膜半導体(CMOS)構造およびそれを形成する方法(高k誘電体によるCMOSデバイス形成におけるしきい電圧制御を達成するためのバリア層の選択的実装)

Inventor： ボヤールチュク、ネスター、エイ・ジュニア ,  カブラル、シリル、ジュニア ,  カルティエ、エデュアルト、エイ ,  コペル、マシュー、ダブリュ ,  フランク、マーティン、エム ,  グーセフ、エフゲニ、ピー ,  グーハ、スプラティク ,  ジャミー、ラジャラオ ,  ナラヤナン、ビジェイ ,  パルチューリ、ヴァムシ、ケイ
Applicant, Patent owner： インターナショナル・ビジネス・マシーンズ・コーポレーション
Agent (4)： 上野 剛史 ,  太佐 種一 ,  市位 嘉宏 ,  坂口 博
Gazette classification：公表公報
Application number (International application number)：2007515066
Publication number (International publication number)：2008511971
Application date： Mar. 30, 2005
Publication date： Apr. 17, 2008
Summary：

【課題】 改善されたしきい電圧およびフラットバンド電圧の安定性を有するCMOS構造を形成する方法およびそれにより生産されたデバイスを提供することにある。【解決手段】 発明の方法は、nFET領域とpFET領域とを有する半導体基板を設けるステップと、高k誘電体の上に絶縁中間層を含む誘電体スタックを半導体基板の上に形成するステップと、pFET領域から絶縁中間層を除去せずに、nFET領域から絶縁中間層を除去するステップと、pFET領域内に少なくとも1つのゲート・スタックを設け、nFET領域内に少なくとも1つのゲート・スタックを設けるステップとを含む。絶縁中間層はAlNまたはAlOxNyにすることができる。高k誘電体は、HfO2、ハフニウム・シリケート、またはハフニウム酸窒化シリコンにすることができる。絶縁中間層は、HCl/H2O2過酸化水素溶液を含むウェット・エッチングによりnFET領域から除去することができる。【選択図】 図4

Claim (excerpt)：

第1のデバイス領域と第2のデバイス領域とを有する半導体基板を含み、 前記第1のデバイス領域が、第1の高kゲート誘電体と第1のゲート導体とを含む少なくとも1つの第1のゲート・スタックを含み、 前記第2のデバイス領域が、第2の高kゲート誘電体と、前記高kゲート誘電体の上の絶縁中間層と、前記絶縁中間層の上の第2のゲート導体とを含む少なくとも1つの第2のゲート・スタックを含み、前記絶縁中間層が、前記第1のデバイス領域のしきい電圧およびフラットバンド電圧をシフトせずに、前記第2のデバイス領域のしきい電圧およびフラットバンド電圧を安定化することができる、 相補型金属酸化膜半導体(CMOS)構造。

IPC (4)：

H01L 21/823 ,  H01L 27/092 ,  H01L 29/78 ,  H01L 21/306

FI (3)：

H01L27/08 321D ,  H01L29/78 301G ,  H01L21/306 D

F-Term (84)：

5F043AA38 ,  5F043BB25 ,  5F043GG10 ,  5F048AC01 ,  5F048AC03 ,  5F048BA01 ,  5F048BA14 ,  5F048BA15 ,  5F048BA16 ,  5F048BB04 ,  5F048BB06 ,  5F048BB07 ,  5F048BB08 ,  5F048BB09 ,  5F048BB10 ,  5F048BB11 ,  5F048BB12 ,  5F048BB14 ,  5F048BB16 ,  5F048BB17 ,  5F048BC06 ,  5F048BD04 ,  5F048BE03 ,  5F048BE04 ,  5F048BF06 ,  5F048BG12 ,  5F048BG13 ,  5F048DA25 ,  5F048DA27 ,  5F140AA06 ,  5F140AB03 ,  5F140AC36 ,  5F140BA01 ,  5F140BA02 ,  5F140BA03 ,  5F140BA05 ,  5F140BA06 ,  5F140BA07 ,  5F140BA08 ,  5F140BA09 ,  5F140BA17 ,  5F140BA18 ,  5F140BD01 ,  5F140BD02 ,  5F140BD04 ,  5F140BD05 ,  5F140BD09 ,  5F140BD11 ,  5F140BD13 ,  5F140BE07 ,  5F140BE08 ,  5F140BE09 ,  5F140BE10 ,  5F140BF01 ,  5F140BF04 ,  5F140BF05 ,  5F140BF07 ,  5F140BF08 ,  5F140BF10 ,  5F140BF33 ,  5F140BF34 ,  5F140BF38 ,  5F140BG08 ,  5F140BG09 ,  5F140BG11 ,  5F140BG12 ,  5F140BG14 ,  5F140BG27 ,  5F140BG28 ,  5F140BG30 ,  5F140BG32 ,  5F140BG33 ,  5F140BG35 ,  5F140BG38 ,  5F140BG49 ,  5F140BG51 ,  5F140BG53 ,  5F140BH14 ,  5F140BH35 ,  5F140BK13 ,  5F140BK21 ,  5F140CB01 ,  5F140CB04 ,  5F140CB08

Patent cited by the Patent：

Cited by applicant (1)

• 米国特許第6451079号
  

Cited by examiner (4)

• 半導体装置およびその製造方法
  Gazette classification：公開公報   Application number：特願2003-082174   Applicant：株式会社ルネサステクノロジ
• 異種のゲート絶縁膜を有する半導体素子及びその製造方法
  Gazette classification：公開公報   Application number：特願2004-329176   Applicant：三星電子株式会社
• 半導体装置及び半導体装置の製造方法
  Gazette classification：公開公報   Application number：特願2001-082614   Applicant：三菱電機株式会社
• 半導体装置およびその製造方法
  Gazette classification：公開公報   Application number：特願2002-112182   Applicant：日本電気株式会社