Pat
J-GLOBAL ID:200903084191645825

半導体基板とその製造方法

Inventor:
Applicant, Patent owner:
Agent (1): 恩田 博宣 (外1名)
Gazette classification:公開公報
Application number (International application number):2000268960
Publication number (International publication number):2001196573
Application date: Sep. 05, 2000
Publication date: Jul. 19, 2001
Summary:
【要約】【課題】新規な構成による深さ方向に均一な濃度プロファイルの半導体層を有する半導体基板とその製造方法を提供する。【解決手段】シリコン基板1にトレンチ2を形成し、エピタキシャル成長法によりトレンチ2内を含めたシリコン基板1上にエピタキシャル膜5を形成する。エピタキシャル膜5の一部をエッチング処理した後に、エピタキシャル成長法によりトレンチ2内を含めたシリコン基板1上にエピタキシャル膜6を形成して、重ねたエピタキシャル膜5,6にてトレンチ2内を埋め込む。エピタキシャル膜5,6の表面を平坦化すると、深さ方向に延びる拡散層3がシリコン基板1に形成される。
Claim (excerpt):
半導体基板(11)に、底部での幅(E)よりも開口部での幅(F)が大きなトレンチ(12)が形成され、当該トレンチ(12)内部に、トレンチ(12)を横切る基板表面と平行な任意の面内での横方向の寸法よりも基板表面に対し法線方向の寸法の方が大きい半導体層(13)が充填されていることを特徴とする半導体基板。
IPC (3):
H01L 29/16 ,  H01L 21/205 ,  H01L 21/28
FI (3):
H01L 29/16 ,  H01L 21/205 ,  H01L 21/28 Z
F-Term (49):
4M104AA01 ,  4M104AA03 ,  4M104AA05 ,  4M104BB01 ,  4M104CC01 ,  4M104DD08 ,  4M104DD09 ,  4M104DD15 ,  4M104DD22 ,  4M104DD34 ,  4M104DD37 ,  4M104DD43 ,  4M104DD50 ,  4M104DD52 ,  4M104DD53 ,  4M104DD55 ,  4M104DD75 ,  4M104DD78 ,  4M104FF13 ,  4M104FF16 ,  4M104FF18 ,  4M104FF22 ,  4M104FF27 ,  4M104GG09 ,  4M104GG10 ,  4M104GG14 ,  4M104GG18 ,  4M104HH15 ,  4M104HH20 ,  5F045AA06 ,  5F045AB02 ,  5F045AC01 ,  5F045AC05 ,  5F045AD03 ,  5F045AD04 ,  5F045AD05 ,  5F045AD06 ,  5F045AD07 ,  5F045AD08 ,  5F045AD09 ,  5F045AD10 ,  5F045DB02 ,  5F045DB03 ,  5F045DB05 ,  5F045HA13 ,  5F045HA14 ,  5F045HA16 ,  5F045HA22 ,  5F045HA23
Patent cited by the Patent:
Cited by examiner (13)
Show all

Return to Previous Page