Pat
J-GLOBAL ID：200903084399313389

CMOSイメージセンサ及びその製造方法

Inventor：
ハン,チャン・フン

About ハン,チャン・フン

, 
キム,ブン・シク

About キム,ブン・シク


Applicant, Patent owner：
東部亞南半導體株式會社

About 東部亞南半導體株式會社


Agent (2)： 山川 政樹 ,  山川 茂樹
Gazette classification：公開公報
Application number (International application number)：2004369144
Publication number (International publication number)：2005197681
Application date： Dec. 21, 2004
Publication date： Jul. 21, 2005
Summary：
【課題】CMOSイメージセンサを構成するトランジスタのゲート電極の下のアクティブ領域と素子分離膜間の境界で不純物イオン注入による欠陥発生を最小化できるCMOSイメージセンサ及びその製造方法を提供する。【解決手段】本発明に係るCMOSイメージセンサは複数のトランジスタを具備する第1導電型の半導体基板と、前記トランジスタのゲート電極とオーバーラップするアクティブ領域と、前記アクティブ領域と隣接する素子分離膜と、前記アクティブ領域と素子分離膜との間に形成される高濃度の第1導電型の不純物イオン領域とを含んでいることを特徴とする。【選択図】図6
Claim (excerpt)：
複数のトランジスタを具備する第1導電型の半導体基板と、 前記トランジスタのゲート電極とオーバーラップするアクティブ領域と、 前記アクティブ領域と隣接する素子分離膜と、 前記アクティブ領域と素子分離膜との間に形成される高濃度の第1導電型の不純物イオン領域とを含んでいることを特徴とするCMOSイメージセンサ。
IPC (1)：
H01L27/146
FI (1)：
H01L27/14 A
F-Term (13)：
4M118AA05 ,  4M118AB01 ,  4M118BA14 ,  4M118CA04 ,  4M118DD04 ,  4M118DD12 ,  4M118EA01 ,  4M118EA07 ,  4M118EA16 ,  4M118FA06 ,  4M118FA25 ,  4M118FA26 ,  4M118FA28
Patent cited by the Patent：
Cited by applicant (5)
Show all
Cited by examiner (5)
Show all

Return to Previous Page

TOP

BOTTOM