半導体装置の作製方法

Inventor： , ,
Applicant, Patent owner： ,
Gazette classification：公開公報
Application number (International application number)：2001031749
Publication number (International publication number)：2002237596
Application date： Feb. 08, 2001
Publication date： Aug. 23, 2002
Summary：

【要約】 (修正有)【課題】GOLD構造を形成しつつも、生産コストを下げるためにTFTを用いて作製するアクティブマトリクス型液晶ディスプレイにおいて、TFTのプロセスを適当なものとすることにより、歩留まりを向上する。【解決手段】半導体層101において、ゲート絶縁膜102の上層にTaN103のみが形成されている領域には、第一の不純物領域104が形成され、その外側には第2の不純物領域105が形成される。TaN103とW106とが形成されている領域にはチャンネル領域107が形成される。不純物添加一工程において、第一の不純物領域104および第二の不純物領域105を同時に形成できる条件を提供する。

Claim (excerpt)：

結晶性半導体層を形成する第一の工程と、前記結晶性半導体層の上に、ゲート絶縁膜を形成する第二の工程と、前記ゲート絶縁膜の上に、ゲート電極を形成する第三の工程と、前記結晶性半導体層に、不純物を添加する第四の工程と、を有する半導体装置の作製方法において、前記第四の工程において、前記結晶性半導体層に第一の不純物領域および第二の不純物領域が同時に形成されることを特徴とする半導体装置の作製方法。

IPC (8)：

H01L 29/786 , H01L 21/336 , G02F 1/1368 , H01L 21/20 , H01L 21/265 604 , H01L 21/28 301 , H01L 21/768 , H01L 29/40

FI (9)：

G02F 1/1368 , H01L 21/20 , H01L 21/265 604 M , H01L 21/28 301 R , H01L 29/40 A , H01L 29/78 616 A , H01L 21/90 C , H01L 21/90 J , H01L 29/78 617 L

F-Term (117)：

2H092HA06 , 2H092JA24 , 2H092JA34 , 2H092JA37 , 2H092KA05 , 2H092KA07 , 2H092KA12 , 2H092KA13 , 2H092KB04 , 2H092KB25 , 2H092MA05 , 2H092MA19 , 2H092MA27 , 2H092MA29 , 2H092MA30 , 2H092NA29 , 2H092PA01 , 2H092PA06 , 4M104AA09 , 4M104BB01 , 4M104BB04 , 4M104BB14 , 4M104BB16 , 4M104BB17 , 4M104BB18 , 4M104BB32 , 4M104BB33 , 4M104BB39 , 4M104CC05 , 4M104DD08 , 4M104DD37 , 4M104EE03 , 4M104EE16 , 4M104FF13 , 4M104GG20 , 4M104HH18 , 5F033HH07 , 5F033HH18 , 5F033HH38 , 5F033JJ01 , 5F033JJ07 , 5F033JJ08 , 5F033JJ18 , 5F033JJ19 , 5F033JJ33 , 5F033KK06 , 5F033MM08 , 5F033PP15 , 5F033PP19 , 5F033QQ11 , 5F033RR04 , 5F033RR06 , 5F033RR08 , 5F033RR22 , 5F033SS08 , 5F033SS15 , 5F033TT04 , 5F033XX01 , 5F052AA02 , 5F052AA11 , 5F052AA17 , 5F052DA02 , 5F052JA10 , 5F052JB10 , 5F110AA06 , 5F110AA16 , 5F110BB02 , 5F110BB04 , 5F110CC02 , 5F110DD02 , 5F110DD03 , 5F110EE01 , 5F110EE04 , 5F110EE09 , 5F110EE14 , 5F110EE23 , 5F110EE44 , 5F110FF12 , 5F110FF28 , 5F110FF30 , 5F110FF35 , 5F110GG02 , 5F110GG13 , 5F110GG25 , 5F110GG32 , 5F110GG34 , 5F110GG43 , 5F110GG45 , 5F110HJ01 , 5F110HJ04 , 5F110HJ07 , 5F110HJ12 , 5F110HJ13 , 5F110HJ23 , 5F110HL01 , 5F110HL03 , 5F110HL04 , 5F110HL12 , 5F110HM15 , 5F110NN03 , 5F110NN04 , 5F110NN22 , 5F110NN23 , 5F110NN24 , 5F110NN27 , 5F110NN34 , 5F110NN35 , 5F110NN72 , 5F110PP02 , 5F110PP03 , 5F110PP34 , 5F110PP35 , 5F110QQ04 , 5F110QQ11 , 5F110QQ24 , 5F110QQ25 , 5F110QQ28

Patent cited by the Patent：

Cited by examiner (4)

薄膜トランジスタ及び薄膜トランジスタの製造方法
Gazette classification：公開公報 Application number：特願平5-335344 Applicant：シャープ株式会社
薄膜トランジスタ、パネル及びそれらの製造方法
Gazette classification：公開公報 Application number：特願2000-064305 Applicant：松下電器産業株式会社
多結晶半導体薄膜トランジスタ及びその製造方法
Gazette classification：公開公報 Application number：特願平7-072675 Applicant：株式会社東芝

Show all

Return to Previous Page