光素子実装基板およびハイブリッド光集積回路

Inventor： , , ,
Applicant, Patent owner：
Agent (1)：谷義一 (外1名)
Gazette classification：公開公報
Application number (International application number)：1996285548
Publication number (International publication number)：1998133046
Application date： Oct. 28, 1996
Publication date： May. 22, 1998
Summary：

【要約】【課題】光素子搭載部の浮遊容量を十分に低減し、なおかつ固定強度を確保するとともに、複数の光素子搭載を容易にする光素子実装基板およびハイブリッド光集積回路を提供する。【解決手段】光素子実装基板の光素子搭載部は、第1の下地メタルパタンおよび第1の半田パタンが順次積層されたテラス部と、絶縁膜層、第2の下地メタルパタン、および第2の半田パタンが順次積層されてなる電極パタンが形成された電極部とを有し、さらに、テラス部面上の第1の半田パタン表面の高さが、電極部上の第2の半田パタン表面の高さよりも高く設定される。

Claim (excerpt)：

同一の基板上に光導波路部と光素子搭載部と電気配線部とを備えた光素子実装基板であって、該光素子搭載部は、上面が平坦な凸部が設けられたテラス部と、表面が該テラス部上面より低くなるように形成された電極部とを備え、さらに、前記テラス部の上面には、第1の下地メタルパタンと第1の半田パタンとが順次積層され、一方前記電極部の表面には、前記電気配線部に連なる電気配線パタンの上に、一部に開口部が形成された絶縁膜層と、該絶縁膜層の開口部を含み、かつ該開口部よりも広い領域を覆うようにして形成された第2の下地メタルパタンと、該第2の下地メタルパタンを含んで前記第2の下地メタルパタンよりも広い領域を覆うようにして形成された第2の半田パタンとが順次積層されてなる電極パタンが形成され、さらに、前記テラス部面上の前記第1の半田パタン表面の高さが、前記電極部上の前記第2の半田パタン表面の高さよりも高く設定されたことを特徴とする光素子実装基板。

Patent cited by the Patent：

Cited by examiner (7)

光/電子ハイブリッド実装基板およびその製法、並びに光サブモジュールおよび光/電子ハイブリッド集積回路
Gazette classification：公開公報 Application number：特願平6-187579 Applicant：日本電信電話株式会社
半導体装置及びその製造方法
Gazette classification：公開公報 Application number：特願平6-008854 Applicant：富士通株式会社, 株式会社九州富士通エレクトロニクス
光素子の実装構造
Gazette classification：公開公報 Application number：特願平6-023857 Applicant：日本電気株式会社

Show all

Return to Previous Page