薄膜トランジスタ及びその製造方法

Inventor： , ,
Applicant, Patent owner：
Agent (1)：田治米登 (外1名)
Gazette classification：公開公報
Application number (International application number)：2000105304
Publication number (International publication number)：2001291870
Application date： Apr. 06, 2000
Publication date： Oct. 19, 2001
Summary：

【要約】【課題】ボトムゲート型TFTにおいて、製造工程を削減して生産性を向上させ、また、ゲート絶縁膜の耐圧不良を防止し、製品の歩留まりを向上させる。【解決手段】ボトムゲート型TFT100Aを、(1)基板1上にゲート電極2を形成する工程、(2)ゲート電極2上にゲート絶縁膜6を形成する工程、(3)ゲート絶縁膜6上に能動層前駆体膜(ポリシリコン膜7)及び保護絶縁膜8が積層されており、該保護絶縁膜8が膜厚100nm以下である積層体を形成する工程、(4)保護絶縁膜8を通して能動層前駆体膜のLDD領域9又はソース・ドレイン領域10にドーパントを注入する工程、及び(5)注入したドーパントを活性化し、ドーパント非注入部分を能動層とする工程、により製造する。また、このTFT100Aを用いて液晶表示装置200Aや有機EL装置300を製造する。

Claim (excerpt)：

基板上にゲート電極、ゲート絶縁膜、能動層、及び保護絶縁膜が順次積層されてなるボトムゲート型薄膜トランジスタであって、保護絶縁膜の膜厚が100nm以下であり、かつ保護絶縁膜が能動層、LDD領域又はソース・ドレイン領域上に形成されていることを特徴とする薄膜トランジスタ。

IPC (4)：

H01L 29/786 , G02F 1/1368 , G09F 9/00 338 , G09F 9/30 338

FI (4)：

G09F 9/00 338 , G09F 9/30 338 , H01L 29/78 619 A , G02F 1/136 500

F-Term (99)：

2H092JA26 , 2H092JA33 , 2H092JA34 , 2H092JA35 , 2H092JA36 , 2H092JA37 , 2H092JA39 , 2H092JA41 , 2H092JA46 , 2H092JB57 , 2H092JB58 , 2H092KA04 , 2H092KA05 , 2H092KB22 , 2H092KB24 , 2H092KB25 , 2H092MA07 , 2H092MA08 , 2H092MA13 , 2H092MA18 , 2H092MA26 , 2H092MA27 , 2H092MA28 , 2H092MA37 , 2H092NA13 , 2H092NA15 , 2H092NA27 , 2H092NA29 , 5C094AA23 , 5C094AA31 , 5C094AA42 , 5C094AA43 , 5C094AA44 , 5C094BA03 , 5C094BA27 , 5C094BA43 , 5C094CA19 , 5C094DA13 , 5C094DB01 , 5C094DB04 , 5C094EA04 , 5C094EA05 , 5C094EB02 , 5C094FA01 , 5C094FA02 , 5C094FB12 , 5C094FB14 , 5C094FB15 , 5C094GB10 , 5C094JA08 , 5F110AA12 , 5F110AA16 , 5F110AA26 , 5F110AA30 , 5F110BB01 , 5F110CC08 , 5F110DD02 , 5F110EE03 , 5F110EE04 , 5F110FF02 , 5F110FF03 , 5F110FF09 , 5F110FF10 , 5F110FF22 , 5F110FF29 , 5F110FF30 , 5F110FF31 , 5F110GG01 , 5F110GG02 , 5F110GG13 , 5F110GG15 , 5F110GG44 , 5F110GG45 , 5F110HJ01 , 5F110HJ23 , 5F110HL03 , 5F110HL07 , 5F110HM15 , 5F110NN03 , 5F110NN04 , 5F110NN22 , 5F110NN23 , 5F110NN24 , 5F110NN27 , 5F110NN35 , 5F110NN37 , 5F110NN73 , 5F110PP02 , 5F110PP03 , 5F110QQ09 , 5G435AA14 , 5G435AA17 , 5G435BB05 , 5G435BB12 , 5G435CC09 , 5G435HH12 , 5G435HH13 , 5G435HH14 , 5G435KK05

Patent cited by the Patent：

Cited by examiner (9)

アクティブマトリクス型表示回路
Gazette classification：公開公報 Application number：特願平8-310033 Applicant：株式会社半導体エネルギー研究所
薄膜トランジスタの製造方法
Gazette classification：公開公報 Application number：特願平6-083593 Applicant：カシオ計算機株式会社
半導体素子からなる半導体回路を備えた半導体装置およびその作製方法
Gazette classification：公開公報 Application number：特願平10-202377 Applicant：株式会社半導体エネルギー研究所

Show all

Return to Previous Page