Pat
J-GLOBAL ID：200903094066339459

半導体装置の製造方法

Inventor：
宇野 正一

About 宇野 正一

, 
湯之上 隆

About 湯之上 隆

, 
野尻 一男

About 野尻 一男

, 
青木 英雄

About 青木 英雄


Applicant, Patent owner：
株式会社日立製作所

About 株式会社日立製作所


Agent (1)： 筒井 大和
Gazette classification：公開公報
Application number (International application number)：1999242686
Publication number (International publication number)：2001068455
Application date： Aug. 30, 1999
Publication date： Mar. 16, 2001
Summary：
【要約】【課題】 窒素を含む絶縁膜のサイドエッチを抑制または防止する。【解決手段】 窒化シリコンからなる絶縁膜2cを、CHF3 /O2 /Arガスを用いたプラズマエッチング処理によって除去する際に、Arガスの流量をCHF3 ガスの20倍以上とした。
Claim (excerpt)：
(a)半導体基板上に窒素を含む第1の絶縁膜を形成する工程、(b)前記第1の絶縁膜上に第2の絶縁膜を形成する工程、(c)前記第2の絶縁膜上にマスキング層を形成する工程、(d)前記マスキング層をマスクとし、かつ、前記第1の絶縁膜をエッチングストッパとして、前記半導体基板に対してエッチング処理を施すことにより、前記第2の絶縁膜に、底面から前記第1の絶縁膜が露出する凹部を形成する工程、(e)前記凹部形成後、フロロカーボンガスおよび不活性ガスを含むガス雰囲気中において、前記半導体基板に対してプラズマエッチング処理を施すことにより、前記凹部の底面から露出する第1の絶縁膜を除去する工程を有し、前記不活性ガスの流量を前記フロロカーボンガスの流量の20倍以上としたことを特徴とする半導体装置の製造方法。
IPC (2)：
H01L 21/3065 ,  H01L 21/3205
FI (2)：
H01L 21/302 J ,  H01L 21/88 B
F-Term (63)：
5F004AA05 ,  5F004BA04 ,  5F004BA14 ,  5F004BA20 ,  5F004BB11 ,  5F004BB13 ,  5F004DA00 ,  5F004DA01 ,  5F004DA15 ,  5F004DA16 ,  5F004DA22 ,  5F004DA23 ,  5F004DA25 ,  5F004DA26 ,  5F004DB00 ,  5F004DB03 ,  5F004DB07 ,  5F004DB23 ,  5F004EB02 ,  5F033HH11 ,  5F033HH19 ,  5F033HH21 ,  5F033HH32 ,  5F033HH33 ,  5F033JJ11 ,  5F033JJ18 ,  5F033JJ19 ,  5F033JJ32 ,  5F033JJ33 ,  5F033KK11 ,  5F033KK19 ,  5F033KK25 ,  5F033KK27 ,  5F033KK33 ,  5F033MM01 ,  5F033MM02 ,  5F033MM12 ,  5F033MM13 ,  5F033NN06 ,  5F033NN07 ,  5F033PP15 ,  5F033PP27 ,  5F033QQ04 ,  5F033QQ09 ,  5F033QQ13 ,  5F033QQ15 ,  5F033QQ25 ,  5F033QQ27 ,  5F033QQ28 ,  5F033QQ48 ,  5F033RR04 ,  5F033RR06 ,  5F033RR11 ,  5F033RR21 ,  5F033RR23 ,  5F033RR25 ,  5F033SS04 ,  5F033SS15 ,  5F033TT04 ,  5F033WW06 ,  5F033XX00 ,  5F033XX09 ,  5F033XX28
Patent cited by the Patent：
Cited by examiner (4)
Show all

Return to Previous Page

TOP

BOTTOM