Pat
J-GLOBAL ID：200903055695136212

半導体装置の配線形成方法

Inventor：
松本 明

About 松本 明


Applicant, Patent owner：
日本電気株式会社

About 日本電気株式会社


Agent (1)： 京本 直樹 (外2名)
Gazette classification：公開公報
Application number (International application number)：2000028393
Publication number (International publication number)：2001217248
Application date： Feb. 04, 2000
Publication date： Aug. 10, 2001
Summary：
【要約】【課題】半導体装置の溝配線を化学機械研磨(CMP)法で形成する際の広幅配線溝のデッシングを抑制する。【解決手段】半導体基板1上の絶縁膜2に小幅配線溝3aと広幅配線溝5aを形成すると同時に広幅配線溝5aの中央部に所定の幅のスリット溝パターン5bを設けた後、バリアメタル膜11、めっきシード膜12を順次形成し、次いで電気めっきによって銅めっき膜13を絶縁膜2上に堆積した後、絶縁膜2の表面が露出するまで銅めっき膜13を研磨して小幅溝配線14および広幅溝配線15を形成する。スリット溝パターン5bにより広幅配線溝中央部領域の銅めっき膜13の厚さが増加し、CMP研磨における広幅溝配線15中央部領域の銅めき膜13の膜減り(デッシング)が抑制できる。
Claim (excerpt)：
半導体基板上の絶縁膜に第1の配線溝と該第1の配線溝よりも幅広の第2の配線溝を形成した後、電気めっきによって導電体層を前記第1および第2の配線溝を含む前記絶縁膜上に堆積し、次いで化学機械研磨法で前記絶縁膜の表面が露出するまで前記導電体層を研磨して前記第1および第2の配線溝に前記導電体層を残し前記絶縁膜表面に溝配線を形成する半導体装置の配線形成方法において、前記第1および第2の配線溝形成と同時に前記第2の配線溝の中央部に所定の幅のスリット溝パターンが設けられ、前記導電体層を前記第1の配線溝、前記第2の配線溝および前記スリット溝パターンを含む前記絶縁膜上に堆積することを特徴とする半導体装置の配線形成方法。
IPC (2)：
H01L 21/3205 ,  H01L 21/304 622
FI (2)：
H01L 21/304 622 X ,  H01L 21/88 B
F-Term (21)：
5F033HH07 ,  5F033HH11 ,  5F033HH13 ,  5F033HH14 ,  5F033HH21 ,  5F033HH32 ,  5F033HH33 ,  5F033MM01 ,  5F033MM20 ,  5F033MM21 ,  5F033MM22 ,  5F033PP15 ,  5F033PP27 ,  5F033QQ09 ,  5F033QQ16 ,  5F033QQ37 ,  5F033QQ48 ,  5F033RR04 ,  5F033VV01 ,  5F033XX00 ,  5F033XX01
Patent cited by the Patent：
Cited by examiner (7)
Show all

Return to Previous Page

TOP

BOTTOM