Pat
J-GLOBAL ID：200903094739462800

半導体基板及びその製造方法

Inventor：
小松 裕司

About 小松 裕司


Applicant, Patent owner：
ソニー株式会社

About ソニー株式会社


Agent (1)： 逢坂 宏
Gazette classification：公開公報
Application number (International application number)：2001342631
Publication number (International publication number)：2003142663
Application date： Nov. 08, 2001
Publication date： May. 16, 2003
Summary：
【要約】【課題】 Si活性層の如き半導体層(望ましくはこれに加えて埋め込み絶縁層)の膜厚均一性に優れ、特に完全空乏型SOIトランジスタのVthばらつきをほぼ零にすることが可能となるSOI基板、及びその製造方法を提供すること。【解決手段】 埋め込み酸化膜2上に、SOI活性層3が形成され、この少なくとも一部がALE(Atomic Layer Epitaxy:原子層エピタキシャル成長)によって形成されているSOI基板12。Si基板60上にポーラスSi層61を形成し、このポーラスSi層61上に、少なくとも一部がALEによる原子層エピタキシャル成長層からなるSOI層3を形成し、このSOI層3上に絶縁層2を形成し、この絶縁層2を介してSi支持基板1を貼り合わせ、Si基板60を除去し、ポーラスSi層61を除去する、SOI基板12の製造方法。
Claim (excerpt)：
絶縁層上に半導体層が形成されている半導体基板において、前記半導体層の少なくとも一部がALE(Atomic Layer Epitaxy:原子層エピタキシャル成長:以下、同様)によって形成されていることを特徴とする半導体基板。
IPC (5)：
H01L 27/12 ,  H01L 21/205 ,  H01L 21/336 ,  H01L 21/762 ,  H01L 29/786
FI (6)：
H01L 27/12 B ,  H01L 21/205 ,  H01L 29/78 618 A ,  H01L 21/76 D ,  H01L 29/78 627 D ,  H01L 29/78 626 C
F-Term (46)：
5F032AA06 ,  5F032AA34 ,  5F032AA43 ,  5F032AA77 ,  5F032BB01 ,  5F032CA17 ,  5F032DA02 ,  5F032DA12 ,  5F032DA21 ,  5F032DA33 ,  5F032DA53 ,  5F032DA67 ,  5F032DA71 ,  5F032DA74 ,  5F045AA15 ,  5F045AB02 ,  5F045AB32 ,  5F045AC01 ,  5F045AC05 ,  5F045AC11 ,  5F045AD06 ,  5F045AD07 ,  5F045AD08 ,  5F045AD09 ,  5F045AE19 ,  5F045AE21 ,  5F045AE23 ,  5F045AF03 ,  5F045AF12 ,  5F045BB02 ,  5F045BB16 ,  5F045HA04 ,  5F110AA01 ,  5F110AA30 ,  5F110BB04 ,  5F110CC02 ,  5F110DD05 ,  5F110DD13 ,  5F110GG02 ,  5F110GG12 ,  5F110GG17 ,  5F110GG25 ,  5F110GG44 ,  5F110HJ13 ,  5F110NN62 ,  5F110QQ17
Patent cited by the Patent：
Cited by examiner (6)
Show all

Return to Previous Page

TOP

BOTTOM