Pat
J-GLOBAL ID：200903095101514133

半導体素子の製造方法

Inventor：
朴 柱 翰

About 朴 柱 翰


Applicant, Patent owner：
三星電子株式会社

About 三星電子株式会社


Agent (1)： 萩原 誠
Gazette classification：公開公報
Application number (International application number)：2002137686
Publication number (International publication number)：2003060025
Application date： May. 13, 2002
Publication date： Feb. 28, 2003
Summary：
【要約】【課題】 ノーマルSTI(normal Shallow Trench Isolation)構造にデュアルゲート酸化膜工程の適用の際にSTIと厚いゲート酸化膜との境界面において前記酸化膜の厚さが相対的に薄くなる薄膜化現象が惹起されることを防止することができる半導体素子の製造方法を提供するにある。【解決手段】 LOCOS酸化膜を通じてトレンチが形成されるようにノーマルSTI構造にLOCOS工程を導入し、STIがLOCOS酸化膜のバーズビーク(Bird's beak)の一部を含むようにして、STIのサイドが緩慢な傾斜構造を有し、また、前記STIと接するアクチブ領域エッジ部のシリコン基板が(1,1,1)構造を有することにより、ノーマルSTI構造にHV用ゲート酸化膜の成長時にSTIのサイドに集中される圧縮応力を既存対比で緩和させ、STIエッジ部位でゲート酸化膜が薄膜化することを防ぐことができる半導体素子の製造方法である。
Claim (excerpt)：
フィールド領域が露出されるように半導体基板上の第1及び第2アクチブ領域に“パッド酸化膜/窒化膜/酸化膜”積層構造の結果物を形成する段階と、前記結果物をマスクとして酸化工程を実施して前記フィールド領域にバーズビークを含むLOCOS酸化膜を形成する段階と、前記結果物をマスクとして前記LOCOS酸化膜と前記シリコン基板とを所定厚さだけ食刻して前記フィールド領域にトレンチを形成する段階と、前記トレンチ内部が充分に充填されるように前記結果物上にCVD酸化膜を形成する段階と、前記パッド酸化膜上に前記窒化膜が所定厚さだけ残存するように前記CVD酸化膜をCMP処理して前記フィールド領域にバーズビークを含むCVD酸化膜材質のSTIを形成する段階と、前記残存窒化膜とパッド酸化膜とを除去して前記第1、第2アクチブ領域を露出させる段階と、CMOSウェルイオン注入とチャネルイオン注入とを実施する段階と、窒化膜蒸着及びこれの食刻工程を経て前記第1アクチブ領域側には窒化膜を残し、前記第2アクチブ領域は露出させる段階と、前記残存窒化膜をマスクとして第2アクチブ領域にゲート酸化膜用第1熱酸化膜を形成する段階と、前記第1アクチブ領域側の前記残存窒化膜を除去する段階と、前記第1アクチブ領域に前記第1熱酸化膜よりも薄い厚さのゲート酸化膜用第2熱酸化膜を形成する段階と、を含むことを特徴とする半導体素子の製造方法。
IPC (4)：
H01L 21/76 ,  H01L 21/8238 ,  H01L 27/08 331 ,  H01L 27/092
FI (3)：
H01L 27/08 331 A ,  H01L 21/76 L ,  H01L 27/08 321 D
F-Term (21)：
5F032AA13 ,  5F032AA35 ,  5F032AA36 ,  5F032AA44 ,  5F032BB01 ,  5F032CA03 ,  5F032CA17 ,  5F032CA20 ,  5F032CA24 ,  5F032CA25 ,  5F032DA02 ,  5F032DA22 ,  5F032DA33 ,  5F032DA53 ,  5F048AA04 ,  5F048AA07 ,  5F048AC03 ,  5F048BA01 ,  5F048BB16 ,  5F048BG12 ,  5F048BG14
Patent cited by the Patent：
Cited by applicant (6)
Show all
Cited by examiner (6)
Show all

Return to Previous Page

TOP

BOTTOM