Pat
J-GLOBAL ID：200903098627952533

半導体素子基板の作製方法

Inventor：
村中 孝司

About 村中 孝司


Applicant, Patent owner：
株式会社半導体エネルギー研究所

About 株式会社半導体エネルギー研究所


Gazette classification：公開公報
Application number (International application number)：2002120022
Publication number (International publication number)：2003318402
Application date： Apr. 23, 2002
Publication date： Nov. 07, 2003
Summary：
【要約】【課題】 有機樹脂膜を有する半導体素子基板の作製において、有機樹脂膜のパターン形成時、または、これらの有機樹脂膜上に形成される薄膜のパターン形成時にレジスト膜を用いたエッチング処理を行った後、有機樹脂膜を膨潤させることなくレジスト膜を除去する方法について提供する。【解決手段】 有機樹脂膜の表面を予めプラズマ処理することにより、有機樹脂膜の表面特性を改善し、有機樹脂膜のパターニングのために有機樹脂膜上に形成されたレジスト膜を剥離する際(レジスト膜の剥離後も含む)に剥離液が有機樹脂膜内部に浸透するのを防ぐことを特徴とする。
Claim (excerpt)：
有機樹脂膜を有する半導体素子基板の作製において、基板上に半導体素子を形成するソース、ドレインおよびチャネル領域と、前記チャネル領域上にゲート絶縁膜を介して形成されたゲート電極を覆って有機樹脂膜を形成し、前記有機樹脂膜表面にN2、O2、またはArガスを用いたプラズマ処理を行うことにより前記有機樹脂膜表面における水に対する接触角を40°以下とし、前記有機樹脂膜上にレジスト膜をパターン形成し、前記レジスト膜に覆われた部分を残して、前記有機樹脂膜をエッチングし、前記エッチング処理により露出した前記有機樹脂膜の膜表面にN2、O2、またはArガスを用いたプラズマ処理を行うことにより前記有機樹脂膜表面における水に対する接触角を40°以下とすることを特徴とする半導体素子基板の作製方法。
IPC (3)：
H01L 29/786 ,  H01L 21/027 ,  H01L 21/306
FI (4)：
H01L 29/78 619 A ,  H01L 21/30 563 ,  H01L 21/30 572 ,  H01L 21/306 S
F-Term (28)：
5F043BB27 ,  5F043CC16 ,  5F043DD15 ,  5F046HA05 ,  5F046MA18 ,  5F110AA21 ,  5F110AA26 ,  5F110BB01 ,  5F110CC02 ,  5F110FF02 ,  5F110FF03 ,  5F110FF04 ,  5F110HL02 ,  5F110HL03 ,  5F110HL04 ,  5F110HL06 ,  5F110HL08 ,  5F110HL12 ,  5F110NN03 ,  5F110NN04 ,  5F110NN22 ,  5F110NN23 ,  5F110NN24 ,  5F110NN27 ,  5F110NN34 ,  5F110NN36 ,  5F110NN40 ,  5F110QQ04
Patent cited by the Patent：
Cited by examiner (5)
Show all

Return to Previous Page

TOP

BOTTOM