Pat
J-GLOBAL ID:200903099080873460

半導体検査装置及び方法

Inventor:
Applicant, Patent owner:
Agent (1): 菅 隆彦
Gazette classification:公開公報
Application number (International application number):1996238744
Publication number (International publication number):1998082825
Application date: Sep. 10, 1996
Publication date: Mar. 31, 1998
Summary:
【要約】【課題】微細化された多ピンで高速の半導体チップの検査に最適な半導体検査装置及び方法を提供する。【解決手段】本発明の装置は、メモリ3に記憶されたテストパターンを参照して半導体チップOの検査を行うテスト回路4と、テスト対象の半導体チップOの接点パッドと位置が整合するように複数設けられた導電性のコンタクト部2aを有し、かつ当該接点パッドと前記テスト回路4とを接続するプローブ構造部2とを同一の基板上に備えてなる。
Claim (excerpt):
メモリに記憶されたテストパターンを参照して半導体チップの検査を行うテスト回路と、テスト対象の半導体チップの接点パッドと位置が整合するように複数設けられた導電性のコンタクト部を有し、かつ当該接点パッドと前記テスト回路とを接続するプローブ構造部とを、同一の基板上に備えた、ことを特徴とする半導体検査装置。
IPC (3):
G01R 31/26 ,  G01R 31/302 ,  H01L 21/66
FI (5):
G01R 31/26 J ,  H01L 21/66 C ,  H01L 21/66 B ,  H01L 21/66 D ,  G01R 31/28 L
Patent cited by the Patent:
Cited by examiner (6)
  • 集積回路試験装置
    Gazette classification:公開公報   Application number:特願平6-267645   Applicant:日本電気株式会社
  • プローブカード
    Gazette classification:公開公報   Application number:特願平5-005945   Applicant:株式会社東芝, 東芝マイクロエレクトロニクス株式会社
  • 特開平3-250641
Show all

Return to Previous Page