Pat
J-GLOBAL ID:200903099136479859

半導体素子の製造方法

Inventor:
Applicant, Patent owner:
Agent (1): 磯野 道造
Gazette classification:公開公報
Application number (International application number):2004012768
Publication number (International publication number):2004228582
Application date: Jan. 21, 2004
Publication date: Aug. 12, 2004
Summary:
【課題】半導体素子の製造方法を提供する。【解決手段】基板31上に、第1半導体層33、マスク層35及び金属層39を順次に積層する第1段階と、金属層39を陽極酸化してナノサイズのホール(ナノホール)が多数形成される金属酸化物層に変化させる第2段階と、ナノホールが第1半導体層33の表面まで延びるように金属酸化物層をマスクとして前記マスク層35をエッチングする第3段階と、金属酸化物層を除去する第4段階と、マスク層及び第1半導体層の上面に第2半導体層を蒸着する第5段階と、を含む半導体素子の製造方法である。格子不整合によって発生する欠陥密度を減少させ、欠陥分布を分散させることができる。【選択図】図3A
Claim (excerpt):
基板上に、第1半導体層、マスク層及び金属層を順次に積層する第1段階と、 前記金属層を陽極酸化してナノサイズのホールが多数形成された金属酸化物層を形成する第2段階と、 前記ナノサイズのホールが前記第1半導体層の表面まで延びるように前記金属酸化物層をマスクとして前記マスク層をエッチングする第3段階と、 前記金属酸化物層をエッチングして除去する第4段階と、 前記マスク層及び前記第1半導体層の上面に第2半導体層を蒸着する第5段階と、を含むことを特徴とする半導体素子の製造方法。
IPC (2):
H01L21/20 ,  H01L33/00
FI (2):
H01L21/20 ,  H01L33/00 C
F-Term (12):
5F041AA03 ,  5F041CA04 ,  5F041CA34 ,  5F041CA40 ,  5F041CA74 ,  5F052DA04 ,  5F052GC01 ,  5F052GC05 ,  5F052GC06 ,  5F052JA07 ,  5F052KA01 ,  5F052KA05
Patent cited by the Patent:
Cited by examiner (7)
Show all

Return to Previous Page