Art

J-GLOBAL ID：201102298549876403   Reference number：11A0131713

論理回路の故障診断法-外部出力応答に基づく故障箇所指摘法の発展-

Author (5)： TAKAMATSU YUZO (愛媛大) ,  SATO YASUO (九州工大 大学院情報工学研究院) ,  TAKAHASHI HIROSHI (愛媛大 大学院理工学研究科) ,  HIGAMI YOSHINOBU (愛媛大 大学院理工学研究科) ,  YAMAZAKI KOJI (明治大 情報コミュニケーション)
Material： 電子情報通信学会論文誌 D  (IEICE Transactions on Information and Systems (Japanese Edition))
Volume： J94-D  Issue： 1  Page： 266-279  Publication year： Jan. 01, 2011 
JST Material Number： S0757C  ISSN： 1880-4535  Document type： Article
Article type： 原著論文  Country of issue： Japan (JPN)  Language： JAPANESE (JA)

Thesaurus term： *logic circuit ,  *fault diagnosis ,  VLSI ,  model ,  failure analysis ,  defect ,  cutting ,  electric fault ,  short circuit fault ,  stuck-fault ,  literature review ,  technological review ,  circuit test ,  failure model ,  breaking of wire
Semi thesaurus term： open fault ,  bridging fault

JST classification (2)： Measurement,testing and reliability of solid-state devices  (NC03040G) ,  Logic circuits  (NC05070B)

Reference (75)：

• E. Manning, H.Y.Chang, and G. Metze, Fault Diagnosis of Digital Systems, John Wiley & Sons, 1970.
• L.-T. Wang, C.-W. Wu, and X. Wen, VLSI Test Principles and Adchitectures Design for Testability, Morgan Kaufmann Publishers, 2006.
• D. Lavo, T. Larrabee, F. Ferguson, B. Chess, J. Saxena, and K. Butler,“Byond the byzantine generals: Unexpected behavior and bridging fault diagnosis,” Proc. Int. Test Conf., pp. 611-619, 1996.
• B. Chess, D. B. Lavo, F. J. Ferguson, and T. Larrabee,“Diagnosis of realistic bridging faults with single stuck-at information,” Dig. Int. Conf. on ComputerAided Design, pp. 185-193, 1995.
• J. Wu and E. M. Rudnick,“Bridge fault diagnosis using stuck-at fault simulation,” IEEE Trans. Comput.-Aided Des. Integr. Circuits Syst., vol.19, no.4, pp. 489-495, 2000.

Terms in the title (6)： 論理回路 ,  故障診断 ,  応答 ,  故障 ,  箇所 ,  発展