素子分離構造の製造方法および素子分離構造

Inventor： , , , , ,
Applicant, Patent owner： ,
Agent (3)：山田卓二 , 田中光雄 , 中野晴夫
Gazette classification：公開公報
Application number (International application number)：2008210720
Publication number (International publication number)：2010050145
Application date： Aug. 19, 2008
Publication date： Mar. 04, 2010
Summary：

【課題】溝幅によらず素子分離構造の高さを一定にできる素子分離構造を提供する。【解決手段】半導体基板の上にシリコン窒化膜を形成し、これをマスクに用いて半導体基板をエッチングして素子分離溝を形成する工程と、素子分離溝を埋め込むようにポリシラザン膜を形成する工程と、ポリシラザン膜を水蒸気雰囲気で加熱してシリコン酸化膜とする工程と、シリコン酸化膜を不活性ガス雰囲気で、1100°Cより高く1200°C以下に加熱し緻密化する工程と、シリコン窒化膜をストッパ膜に用いたCMPによりシリコン酸化膜の膜厚を減じ、シリコン窒化膜上のシリコン酸化膜を除去する工程と、シリコン酸化膜を不活性ガス雰囲気で、1100°Cより高く1200°C以下に加熱し緻密化する工程と、シリコン窒化膜を除去した後に、フッ化水素を含む水溶液で処理し、半導体基板の表面から突出するようにシリコン酸化膜を残す工程とを含む。【選択図】図1E

Claim (excerpt)：

素子間を電気的に分離する素子分離構造の製造方法であって、半導体基板を準備する工程と、該半導体基板の上にシリコン窒化膜を形成する工程と、該シリコン窒化膜をパターニングし、パターニングした該シリコン窒化膜をマスクに用いて該半導体基板をエッチングして素子分離溝を形成する工程と、該素子分離溝を埋め込むように、該半導体基板上にポリシラザン膜を形成する工程と、該ポリシラザン膜を水蒸気雰囲気で加熱してシリコン酸化膜とする工程と、該シリコン酸化膜を不活性ガス雰囲気で、1100°Cより高く1200°C以下の保持温度に加熱し、緻密化する第1熱処理工程と、該シリコン窒化膜をストッパ膜に用いたCMPにより該シリコン酸化膜の膜厚を減じ、該シリコン窒化膜上の該シリコン酸化膜を除去する工程と、該シリコン酸化膜を不活性ガス雰囲気で、1100°Cより高く1200°C以下の保持温度に加熱し、緻密化する第2熱処理工程と、該シリコン窒化膜を除去した後に、フッ化水素を含む水溶液で処理し、該半導体基板の表面から突出するように該シリコン酸化膜を残す工程と、を含むことを特徴とする素子分離構造の製造方法。

IPC (1)：

H01L 21/76

FI (1)：

H01L21/76 L

F-Term (21)：

5F032AA34 , 5F032AA35 , 5F032AA44 , 5F032AA45 , 5F032AA69 , 5F032AA70 , 5F032AA77 , 5F032BA02 , 5F032CA03 , 5F032CA17 , 5F032DA02 , 5F032DA04 , 5F032DA10 , 5F032DA22 , 5F032DA24 , 5F032DA33 , 5F032DA43 , 5F032DA53 , 5F032DA57 , 5F032DA74 , 5F032DA78

Patent cited by the Patent：

Cited by applicant (4)

半導体装置の製造方法
Gazette classification：公開公報 Application number：特願2003-163857 Applicant：株式会社東芝
トレンチ・アイソレーション構造の形成方法
Gazette classification：公開公報 Application number：特願2004-167435 Applicant：AZエレクトロニックマテリアルズ株式会社
半導体装置の製造方法
Gazette classification：公開公報 Application number：特願2005-033351 Applicant：株式会社東芝

Show all

Return to Previous Page