Pat
J-GLOBAL ID:201003066011647887
半導体装置
Inventor:
,
,
,
Applicant, Patent owner:
Agent (2):
吉竹 英俊
, 有田 貴弘
Gazette classification:公開公報
Application number (International application number):2009195323
Publication number (International publication number):2010087483
Application date: Aug. 26, 2009
Publication date: Apr. 15, 2010
Summary:
【課題】広い電流密度範囲で、動作電圧の小さい半導体装置を得ることを目的とする。【解決手段】本発明における半導体装置10は、第1導電型の半導体基板1と、半導体基板1上に半導体基板1より低ドーピング濃度で形成された第1導電型の半導体層2と、半導体層2の表層に所定間隔を有して並置された第2導電型の第1の半導体領域3と、半導体層2および第1の半導体領域3上に形成され、半導体層2とはショットキ接触、第1の半導体領域3とはオーミック接触する第1の電極5と、半導体基板1の裏面に形成された第2の電極6と、を備え、第1の半導体領域3の幅Wp(μm)と半導体層2のドーピング濃度N(cm-3)とが、Wp>-72×ln(N)+2685の関係を有する。【選択図】図1
Claim (excerpt):
第1導電型の半導体基板と、
前記半導体基板上に前記半導体基板より低ドーピング濃度で形成された第1導電型の半導体層と、
前記半導体層の表層に所定間隔を有して並置された第2導電型の第1の半導体領域と、
前記半導体層および前記第1の半導体領域上に形成され、前記半導体層とはショットキ接触、前記第1の半導体領域とはオーミック接触する第1の電極と、
前記半導体基板の裏面に形成された第2の電極と、を備え、
前記第1の半導体領域の幅Wp(μm)と前記半導体層のドーピング濃度N(cm-3)とが、
Wp>-72×ln(N)+2685
の関係を有する、半導体装置。
IPC (3):
H01L 29/47
, H01L 29/872
, H01L 29/861
FI (3):
H01L29/48 F
, H01L29/91 F
, H01L29/91 D
F-Term (4):
4M104AA03
, 4M104FF32
, 4M104FF35
, 4M104GG03
Patent cited by the Patent:
Cited by examiner (6)
-
半導体整流素子
Gazette classification:公開公報
Application number:特願2006-150266
Applicant:株式会社東芝
-
特開昭59-115566
-
ショットキバリアを有する半導体装置
Gazette classification:公開公報
Application number:特願2002-163852
Applicant:サンケン電気株式会社
-
SiCショットキー障壁半導体装置
Gazette classification:公開公報
Application number:特願2007-003581
Applicant:株式会社東芝
-
特許第6313482号
-
半導体装置およびその製造方法
Gazette classification:公開公報
Application number:特願2002-285651
Applicant:三洋電機株式会社
Show all
Article cited by the Patent:
Return to Previous Page