Pat
J-GLOBAL ID:201003099322591023

導電体基板、導電体基板の製造方法、デバイス及び電子機器

Inventor:
Applicant, Patent owner:
Agent (6): 志賀 正武 ,  高橋 詔男 ,  渡邊 隆 ,  鈴木 三義 ,  西 和哉 ,  村山 靖彦
Gazette classification:公開公報
Application number (International application number):2009077252
Publication number (International publication number):2010231972
Application date: Mar. 26, 2009
Publication date: Oct. 14, 2010
Summary:
【課題】低コストで形成可能であると共に低抵抗の導電体基板、導電体基板の製造方法、デバイス及び電子機器を提供すること。【解決手段】基板と、前記基板上に設けられ、結晶成長を制御するシード層と、前記シード層上に設けられ、酸化スズ系透明導電体の結晶からなる導電層とを備える。【選択図】図1
Claim (excerpt):
基板と、 前記基板上に設けられ、結晶成長を制御するシード層と、 前記シード層上に設けられ、酸化スズ系透明導電体の結晶からなる導電層と を備えることを特徴とする導電体基板。
IPC (13):
H01B 5/14 ,  G09F 9/30 ,  H01B 13/00 ,  C01G 19/02 ,  C01G 23/04 ,  C01G 35/00 ,  C01G 33/00 ,  C01F 5/28 ,  C03C 17/34 ,  B32B 15/04 ,  H01J 9/02 ,  H01J 11/02 ,  G02F 1/134
FI (14):
H01B5/14 A ,  G09F9/30 310 ,  H01B13/00 503B ,  C01G19/02 C ,  C01G23/04 C ,  C01G35/00 C ,  C01G33/00 A ,  C01F5/28 ,  C03C17/34 Z ,  B32B15/04 Z ,  H01J9/02 F ,  H01J11/02 B ,  G09F9/30 330Z ,  G02F1/1343
F-Term (68):
2H092HA03 ,  2H092KB12 ,  2H092KB14 ,  2H092MA05 ,  2H092MA13 ,  2H092MA17 ,  2H092NA25 ,  2H092NA28 ,  2H092PA01 ,  4F100AA21B ,  4F100AA28C ,  4F100AB40B ,  4F100AG00A ,  4F100AR00A ,  4F100AR00B ,  4F100AR00C ,  4F100AT00A ,  4F100BA03 ,  4F100BA07 ,  4F100BA10A ,  4F100BA10C ,  4F100CA30B ,  4F100GB41 ,  4F100JA12A ,  4F100JG01C ,  4F100JG04 ,  4G047CA02 ,  4G047CA07 ,  4G047CB04 ,  4G047CC03 ,  4G047CD02 ,  4G048AA03 ,  4G048AA05 ,  4G048AB01 ,  4G048AC04 ,  4G048AD02 ,  4G048AE05 ,  4G059AA08 ,  4G059AB03 ,  4G059AC14 ,  4G059EA02 ,  4G059EA04 ,  4G059EB01 ,  4G059EB04 ,  4G076AA05 ,  4G076AB04 ,  4G076BA04 ,  4G076BG05 ,  4G076CA10 ,  4G076DA04 ,  5C027AA02 ,  5C040GC06 ,  5C040GC18 ,  5C040GC19 ,  5C040MA26 ,  5C094AA21 ,  5C094AA44 ,  5C094EA05 ,  5C094EA10 ,  5C094EB02 ,  5C094EB10 ,  5C094FB20 ,  5C094GB10 ,  5G307FA01 ,  5G307FB01 ,  5G307FC10 ,  5G323BA02 ,  5G323BB04
Patent cited by the Patent:
Cited by examiner (6)
Show all

Return to Previous Page