Pat
J-GLOBAL ID:201103050964530093

導電体基板、導電体基板の製造方法、デバイス及び電子機器

Inventor:
Applicant, Patent owner:
Agent (6): 志賀 正武 ,  高橋 詔男 ,  渡邊 隆 ,  鈴木 三義 ,  西 和哉 ,  村山 靖彦
Gazette classification:公開公報
Application number (International application number):2009205911
Publication number (International publication number):2011060447
Application date: Sep. 07, 2009
Publication date: Mar. 24, 2011
Summary:
【課題】低抵抗化を実現可能な導電体基板、導電体基板の製造方法、デバイス及び電子機器を提供すること。【解決手段】基板と、前記基板上に設けられ、Ca2Nb3O10からなるシード層と、前記シード層上に設けられ、Nbがドープされたアナターゼ型構造の二酸化チタンの結晶を含む導電層とを備える。【選択図】図1
Claim (excerpt):
基板と、 前記基板上に設けられ、二酸化チタンの格子定数に近似する格子定数を有する材料を含むシード層と、 前記シード層上に設けられ、Nbがドープされた二酸化チタンのアナターゼ型構造の結晶を含む導電層と を備えることを特徴とする導電体基板。
IPC (2):
H01B 5/14 ,  H01B 13/00
FI (2):
H01B5/14 A ,  H01B13/00 503B
F-Term (5):
5G307FA01 ,  5G307FB01 ,  5G307FC10 ,  5G323BA02 ,  5G323BB05
Patent cited by the Patent:
Cited by examiner (4)
Show all

Return to Previous Page