Pat
J-GLOBAL ID:201103091389249687
半導体装置
Inventor:
,
,
Applicant, Patent owner:
Gazette classification:公開公報
Application number (International application number):2010246939
Publication number (International publication number):2011119713
Application date: Nov. 03, 2010
Publication date: Jun. 16, 2011
Summary:
【課題】新たな構造の半導体装置を提供することを目的の一とする。【解決手段】第1の配線と、第2の配線と、第3の配線と、第4の配線と、第1のゲート電極、第1のソース電極、および第1のドレイン電極を有する第1のトランジスタと、第2のゲート電極、第2のソース電極、および第2のドレイン電極を有する第2のトランジスタと、を有し、第1のトランジスタは、半導体材料を含む基板に設けられ、第2のトランジスタは酸化物半導体層を含んで構成された半導体装置である。【選択図】図1
Claim (excerpt):
ソース線と、
ビット線と、
第1信号線と、
複数の第2信号線と、
複数のワード線と、
前記ソース線と、前記ビット線との間に、並列に接続された複数のメモリセルと、
アドレス信号が入力され、前記複数のメモリセルのうち前記アドレス信号によって指定されたメモリセルを選択するように、前記複数の第2信号線および前記複数のワード線を駆動する、第2信号線およびワード線の駆動回路と、
複数の書き込み電位のいずれかを選択して前記第1信号線に出力する、第1信号線の駆動回路と、
前記ビット線の電位と複数の参照電位とが入力され、前記ビット線の電位と、前記複数の参照電位とを比較してデータを読み出す読み出し回路と、
前記複数の書き込み電位および前記複数の参照電位を生成して前記第1信号線の駆動回路および前記読み出し回路に供給する、電位生成回路と、
を有し、
前記複数のメモリセルの一は、
第1のゲート電極、第1のソース電極、および第1のドレイン電極を有する第1のトランジスタと、
第2のゲート電極、第2のソース電極、および第2のドレイン電極を有する第2のトランジスタと、
第3のゲート電極、第3のソース電極、および第3のドレイン電極を有する第3のトランジスタと、
を有し、
前記第1のトランジスタは、半導体材料を含む基板に設けられ、
前記第2のトランジスタは酸化物半導体層を含んで構成され、
前記第1のゲート電極と、前記第2のソース電極または前記第2のドレイン電極の一方とは、電気的に接続され、
前記ソース線と、前記第1のソース電極とは、電気的に接続され、
前記第1のドレイン電極と、前記第3のソース電極とは、電気的に接続され、
前記ビット線と、前記第3のドレイン電極とは、電気的に接続され、
前記第1信号線と、前記第2のソース電極または前記第2のドレイン電極の他方とは、電気的に接続され、
前記複数の第2信号線の一と、前記第2のゲート電極とは、電気的に接続され、
前記複数のワード線の一と、前記第3のゲート電極とは電気的に接続された半導体装置。
IPC (6):
H01L 21/824
, H01L 27/108
, H01L 29/786
, H01L 27/115
, H01L 29/788
, H01L 29/792
FI (7):
H01L27/10 321
, H01L29/78 613B
, H01L29/78 618B
, H01L29/78 618G
, H01L29/78 626C
, H01L27/10 434
, H01L29/78 371
F-Term (129):
5F083AD69
, 5F083EP02
, 5F083EP30
, 5F083GA06
, 5F083HA02
, 5F083JA02
, 5F083JA04
, 5F083JA06
, 5F083JA19
, 5F083JA35
, 5F083JA36
, 5F083JA37
, 5F083JA39
, 5F083JA60
, 5F083PR22
, 5F083PR33
, 5F101BA02
, 5F101BB09
, 5F101BC20
, 5F101BD02
, 5F101BD07
, 5F101BD30
, 5F110AA06
, 5F110AA09
, 5F110AA26
, 5F110BB06
, 5F110BB11
, 5F110CC01
, 5F110CC02
, 5F110CC03
, 5F110CC05
, 5F110CC07
, 5F110DD01
, 5F110DD02
, 5F110DD03
, 5F110DD04
, 5F110DD05
, 5F110DD07
, 5F110DD12
, 5F110DD13
, 5F110DD14
, 5F110DD15
, 5F110EE01
, 5F110EE02
, 5F110EE03
, 5F110EE04
, 5F110EE05
, 5F110EE06
, 5F110EE09
, 5F110EE14
, 5F110EE15
, 5F110EE32
, 5F110EE38
, 5F110EE42
, 5F110EE43
, 5F110EE44
, 5F110EE45
, 5F110FF01
, 5F110FF02
, 5F110FF03
, 5F110FF04
, 5F110FF09
, 5F110FF23
, 5F110FF25
, 5F110FF26
, 5F110FF28
, 5F110FF29
, 5F110FF30
, 5F110GG01
, 5F110GG02
, 5F110GG06
, 5F110GG07
, 5F110GG12
, 5F110GG14
, 5F110GG15
, 5F110GG16
, 5F110GG25
, 5F110GG28
, 5F110GG29
, 5F110GG32
, 5F110GG33
, 5F110GG34
, 5F110GG35
, 5F110GG43
, 5F110GG57
, 5F110GG58
, 5F110HJ01
, 5F110HK02
, 5F110HK03
, 5F110HK04
, 5F110HK05
, 5F110HK06
, 5F110HK07
, 5F110HK21
, 5F110HK22
, 5F110HK32
, 5F110HK33
, 5F110HK34
, 5F110HK35
, 5F110HK40
, 5F110HL01
, 5F110HL02
, 5F110HL03
, 5F110HL04
, 5F110HL06
, 5F110HL11
, 5F110HL12
, 5F110HL22
, 5F110HL23
, 5F110HL24
, 5F110HM15
, 5F110HM17
, 5F110NN03
, 5F110NN04
, 5F110NN22
, 5F110NN23
, 5F110NN24
, 5F110NN27
, 5F110NN33
, 5F110NN34
, 5F110NN35
, 5F110NN62
, 5F110NN65
, 5F110NN72
, 5F110QQ02
, 5F110QQ08
, 5F110QQ09
, 5F110QQ11
, 5F110QQ19
Patent cited by the Patent:
Cited by examiner (5)
-
半導体集積回路
Gazette classification:公開公報
Application number:特願2004-047508
Applicant:株式会社ルネサステクノロジ
-
薄膜トランジスタ及び表示装置
Gazette classification:公開公報
Application number:特願2009-015692
Applicant:キヤノン株式会社
-
酸化物半導体並びにこれを有する薄膜トランジスタ及びその製造方法
Gazette classification:公開公報
Application number:特願2008-175404
Applicant:三星電子株式会社
-
ダイナミックメモリ
Gazette classification:公開公報
Application number:特願平7-104218
Applicant:三菱電機株式会社
-
半導体装置およびその製造方法
Gazette classification:公開公報
Application number:特願2003-001501
Applicant:株式会社ルネサステクノロジ
Show all
Return to Previous Page