Pat

J-GLOBAL ID：201403063018811070

複合基板の製造方法および複合基板

Inventor： 秦 雅彦 ,  長田 剛規 ,  山本 武継 ,  青木 健志 ,  安田 哲二 ,  前田 辰郎 ,  三枝 栄子 ,  高木 秀樹 ,  倉島 優一 ,  国井 泰夫 ,  菊池 俊之 ,  小川 有人
Applicant, Patent owner： 住友化学株式会社 ,  独立行政法人産業技術総合研究所 ,  株式会社日立国際電気
Agent (2)： 龍華国際特許業務法人 ,  林 茂則
Gazette classification：公開公報
Application number (International application number)：2013126094
Publication number (International publication number)：2014209527
Application date： Jun. 14, 2013
Publication date： Nov. 06, 2014
Summary：

【課題】結晶成長用基板に形成した半導体結晶層を転写先基板に転写する場合の犠牲層のエッチング速度を高める。【解決手段】半導体結晶層形成基板の上方に犠牲層および半導体結晶層を順に形成し、犠牲層の一部が露出するように半導体結晶層をエッチングし、半導体結晶層を複数の分割体に分割し、半導体結晶層形成基板に形成された層の表面である第1表面と、無機物からなる転写先基板または転写先基板に形成された層の表面である第2表面と、を向かい合わせ、第1表面と第2表面とが接するように、半導体結晶層形成基板と転写先基板とを貼り合わせ、半導体結晶層形成基板および転写先基板を、0.01MPa〜1GPaの圧力範囲で圧着し、犠牲層をエッチングし、半導体結晶層を転写先基板側に残した状態で、転写先基板と半導体結晶層形成基板とを分離する、半導体結晶層を備えた複合基板の製造方法を提供する。【選択図】図7

Claim (excerpt)：

半導体結晶層を備えた複合基板の製造方法であって、 半導体結晶層形成基板の上方に犠牲層および前記半導体結晶層を、前記犠牲層、前記半導体結晶層の順に形成するステップと、 前記犠牲層の一部が露出するように前記半導体結晶層をエッチングし、前記半導体結晶層を複数の分割体に分割するステップと、 前記半導体結晶層形成基板に形成された層の表面である第1表面と、無機物からなる転写先基板または前記転写先基板に形成された層の表面である第2表面とを向かい合わせ、前記第1表面と前記第2表面とが接するように前記半導体結晶層形成基板と前記転写先基板とを貼り合わせるステップと、 前記犠牲層をエッチングし、前記半導体結晶層を前記転写先基板側に残した状態で、前記転写先基板と前記半導体結晶層形成基板とを分離するステップと、 を有する複合基板の製造方法。

IPC (3)：

H01L 21/02 ,  H01L 27/12 ,  H01L 21/20

FI (3)：

H01L21/02 B ,  H01L27/12 B ,  H01L21/20

F-Term (22)：

5F152LL03 ,  5F152LL05 ,  5F152LL09 ,  5F152LP01 ,  5F152LP09 ,  5F152MM18 ,  5F152MM19 ,  5F152NN03 ,  5F152NN04 ,  5F152NN05 ,  5F152NN07 ,  5F152NN08 ,  5F152NN09 ,  5F152NN12 ,  5F152NN13 ,  5F152NN14 ,  5F152NN15 ,  5F152NN16 ,  5F152NN19 ,  5F152NN27 ,  5F152NQ04 ,  5F152NQ06