Pat

J-GLOBAL ID：202103011135406352

窒化物半導体トランジスタ装置

Inventor： 寺本 章伸 ,  黒田 理人 ,  諏訪 智之 ,  白田 理一郎 ,  高谷 信一郎
Applicant, Patent owner： 国立大学法人東北大学 ,  白田 理一郎 ,  高谷 信一郎
Agent (2)： 下坂 スミ子 ,  川成 渉
Gazette classification：公開公報
Application number (International application number)：2019166835
Publication number (International publication number)：2021044464
Application date： Sep. 13, 2019
Publication date： Mar. 18, 2021
Summary：

【課題】スイッチとしての性能に優れるノーマリオフ窒化物半導体トランジスタ装置を提供する。【解決手段】窒化物半導体トランジスタ装置において、基板101と、基板上に設けられた素子分離領域114と、基板上に設けられた第1の窒化物半導体層103と、第1の窒化物半導体層上に設けられ、第1の窒化物半導体層よりバンドギャップの大きい第2の窒化物半導体層104と、第2の窒化物半導体層上に設けられた第1の絶縁膜110と、第1の絶縁膜上に設けられた電荷蓄積用ゲート電極111と、電荷蓄積用ゲート電極上に設けられた第2の絶縁膜112と、第2の絶縁膜上に設けられた第1のゲート電極116と、面方向に電荷蓄積用ゲート電極を挟んで第2の窒化物半導体層上に設けられたソース電極109及びドレイン電極210と、電荷蓄積用ゲート電極上に設けられた第3の絶縁膜115と、第3の絶縁膜上に設けられた第2のゲート電極117と、を有する。【選択図】図1

Claim (excerpt)：

基板と、前記基板上に設けられた電気的に不活性な素子分離領域と、前記基板上に設けられた窒化物半導体層と、前記窒化物半導体層上に設けられた第1の絶縁膜と、少なくとも前記第1の絶縁膜上に設けられた電荷蓄積用ゲート電極と、前記電荷蓄積用ゲート電極上に設けられた第2の絶縁膜と、前記第2の絶縁膜上に設けられた第1のゲート電極と、面方向に前記電荷蓄積用ゲート電極を挟んで前記窒化物半導体層上に設けられたソース電極およびドレイン電極と、前記電荷蓄積用ゲート電極上に設けられた第3の絶縁膜と、前記第3の絶縁膜上に設けられた第2のゲート電極と、を有することを特徴とする窒化物半導体トランジスタ装置。

IPC (5)：

H01L 21/338 ,  H01L 29/812 ,  H01L 29/778 ,  H01L 21/336 ,  H01L 29/78

FI (5)：

H01L29/80 F ,  H01L29/80 H ,  H01L29/78 301B ,  H01L29/78 301G ,  H01L29/78 301X

F-Term (32)：

5F102GB01 ,  5F102GC01 ,  5F102GD10 ,  5F102GJ02 ,  5F102GJ03 ,  5F102GJ04 ,  5F102GJ10 ,  5F102GK04 ,  5F102GL04 ,  5F102GM04 ,  5F102GQ01 ,  5F102GR13 ,  5F102GS10 ,  5F102GV03 ,  5F102GV06 ,  5F102GV07 ,  5F102GV08 ,  5F102HC10 ,  5F140AA02 ,  5F140AA24 ,  5F140BA01 ,  5F140BA02 ,  5F140BA06 ,  5F140BA16 ,  5F140BA17 ,  5F140BB18 ,  5F140BD01 ,  5F140BD04 ,  5F140BD07 ,  5F140BD11 ,  5F140BF35 ,  5F140BF42

Patent cited by the Patent：

Cited by examiner (2)

• 半導体装置およびその製造方法
  Gazette classification：公開公報   Application number：特願2014-091098   Applicant：株式会社デンソー, 株式会社豊田中央研究所
• 半導体装置及び半導体装置の動作方法
  Gazette classification：公開公報   Application number：特願2010-060192   Applicant：ルネサスエレクトロニクス株式会社