Proj
J-GLOBAL ID:202104017674767514  Research Project code:10101906

超微細LSI製造向け層間配線用タングステンCVDの基礎実証

超微細LSI製造向け層間配線用タングステンCVDの基礎実証
Study period:2010 - 2010
Organization (1):
Research responsibility: ( , 大学院理工学研究科, 教授 )
Research overview:
超LSI製造用金属膜形成プロセスにおいて、層間配線およびプラグ配線に用いられるW製膜技術の開発を行った。本シーズは、塩化Wを含むプラズマを原料とすることで、デバイスへのダメージの原因となるフッ化水素の発生を効果的に防止することができる。本研究では、抵抗率10μΩcm以下、成膜速度100nm/min以上、アスペクト比20のトレンチ部への埋め込み95%以上を目標に進め、抵抗率と成長速度についてはほぼ目標を達成することができた。埋め込み特性については、アスペクト比5のトレンチで60%埋め込みとボトムアップ形成を実証することができた。今後、ボトムアップの安定プロセス条件の抽出研究を進め、大型実証機開発へと展開する。
Terms in the title (6):
Terms in the title
Keywords automatically extracted from the title.
Research program:
Organization with control over the research:
Japan Science and Technology Agency

Return to Previous Page