特許

J-GLOBAL ID：200903096978826728

半導体記憶装置

発明者： 丹沢 徹 ,  梅沢 明 ,  高野 芳徳
出願人/特許権者： 株式会社東芝
代理人 (2件)： 伊丹 勝 ,  田村 和彦
公報種別：公開公報
出願番号（国際出願番号）：特願2006-204991
公開番号（公開出願番号）：特開2007-004969
出願日： 2006年07月27日
公開日（公表日）： 2007年01月11日
要約：

【課題】読出し電流と参照電流との間のマージンを十分な大きさに保つことができ大きな読出し速度を維持することができる。 【解決手段】メモリセルアレイMCAは、複数のワード線WLsと複数のビット線BLsの交点に設けられる複数のメモリセルMCを含んでいる。メモリセルMCの制御ゲートはワード線WLに接続され、メモリセルMCのドレインはビット線BLに接続されている。浮遊ゲートに電子が注入され閾値電圧が高くなった状態が“0”データ、逆に低い状態が“1”データとされる。“1”データの場合には、ビット線BLに電流が流れる。カラムゲート340は、カラムデコーダからのカラムアドレス信号に基づき複数のビット線BLsを同時にデータ線DLsに接続するためのものである。また、カラムゲート340は、複数のビット線BLsのうち隣接するビット線同士を、それぞれ複数のデータ線DLsのうち互いに隣接していないデータ線に接続する。【選択図】図1

請求項（抜粋）：

複数のワード線と複数のビット線の交点に設けられ該ビット線を介して電流を流しその電流量の大きさによってデータの読出しが行われる複数のメモリセルを含むメモリセルアレイと、 前記ビット線と電気的に接続される複数のデータ線と、 カラムアドレス信号に基づき前記ビット線を選択し前記データ線と接続するカラムゲートと を備えた半導体記憶装置において、 前記複数のビット線のうち隣接するビット線同士は、それぞれ前記複数のデータ線のうち互いに隣接していないデータ線に接続されるように構成された半導体記憶装置。

IPC (10件)：

G11C 16/06 ,  G11C 11/15 ,  H01L 27/10 ,  H01L 21/824 ,  H01L 27/115 ,  H01L 27/105 ,  H01L 29/788 ,  H01L 29/792 ,  H01L 43/08 ,  G11C 13/00

FI (11件)：

G11C17/00 634A ,  G11C11/15 150 ,  H01L27/10 371 ,  H01L27/10 434 ,  H01L27/10 448 ,  H01L27/10 481 ,  H01L27/10 447 ,  H01L29/78 371 ,  H01L43/08 Z ,  G11C13/00 A ,  G11C11/15 130

Fターム (30件)：

4M119AA13 ,  4M119BB01 ,  4M119EE40 ,  4M119GG07 ,  4M119HH20 ,  5B125BA02 ,  5B125CA15 ,  5B125CA20 ,  5B125DA09 ,  5B125EA01 ,  5B125ED02 ,  5B125ED10 ,  5B125FA05 ,  5B125FA07 ,  5F083BS00 ,  5F083EP02 ,  5F083EP77 ,  5F083ER22 ,  5F083FZ10 ,  5F083GA12 ,  5F083KA06 ,  5F083LA10 ,  5F083LA15 ,  5F083ZA28 ,  5F092AB06 ,  5F092AC12 ,  5F101BA01 ,  5F101BE02 ,  5F101BE07 ,  5F101BE14

引用特許：

審査官引用 (6件)

• 半導体記憶装置
  公報種別：公開公報   出願番号：特願平9-044373   出願人：株式会社東芝
• 伝送回路とこれを用いた半導体集積回路および半導体メモリ
  公報種別：公開公報   出願番号：特願平11-348401   出願人：株式会社日立製作所, 日立デバイスエンジニアリング株式会社
• 不揮発性半導体記憶装置およびその読み出し方法
  公報種別：公開公報   出願番号：特願平11-355096   出願人：ソニー株式会社
• 半導体集積回路
  公報種別：公開公報   出願番号：特願2000-167097   出願人：三菱電機株式会社
• 特開平4-212795
  
• 不揮発性メモリおよびその駆動方法
  公報種別：公開公報   出願番号：特願平11-305518   出願人：ソニー株式会社