文献
J-GLOBAL ID:201602275543445343   整理番号:16A0977927

進行論理とアナログ/RF応用とスケールSRAMセルのための単純化された処理による無接合ゲートオールアラウンド横方向と垂直方向ナノワイヤFET【Powered by NICT】

Junctionless gate-all-around lateral and vertical nanowire FETs with simplified processing for advanced logic and analog/RF applications and scaled SRAM cells
著者 (30件):
資料名:
巻: 2016  号: VLSI Technology  ページ: 1-2  発行年: 2016年 
JST資料番号: W2441A  資料種別: 会議録 (C)
記事区分: 原著論文  発行国: アメリカ合衆国 (USA)  言語: 英語 (EN)
抄録/ポイント:
抄録/ポイント
文献の概要を数百字程度の日本語でまとめたものです。
部分表示の続きは、JDreamⅢ(有料)でご覧頂けます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
は同一横方向(L)配置を有する接合のない(JL)対従来の反転モード(IM)ゲートオールアラウンド(GAA)ナノワイヤFET(NWFET)の包括的な評価を報告した。下部I_OFF値と優れた静電気学は,与えられたJL北西サイズ(W_NW≦25nm,H_NW~22nm)のための最適化されたNWドーピングで得られた,増加したドーピングW_NW≦10nmのI_OFFペナルティなしイオン改善を可能にすることができる。これらの素子は,アナログ/RFのための実行可能な選択肢として現れ,類似した速度と電圧利得を示し,IM NWFETと比較してLF雑音を減少させた。V_T不整合性能をJL NMOSに対する増加した北西ドーピングによる高いA_VTを示し,PMOSの影響が少ないと小さいNWであった。JL概念は横方向デバイスとしてのその場ドープSiエピ北西ピラー(d_NW≧20~30nm)と垂直(V)GAA NWFETで示され,同じ300mm Siプラットフォーム上に集積した。低I_OFF,I_G,及び良好な静電気学は広範囲VNWアレイの上で達成した。最後に,新しいSRAM設計では,ビットあたりSRAM面積を39%~二VNWFETs(n/nまたはp/p)を垂直に積み重ねることによって,JLプロセス単純性の利点を利用して,提案した。Copyright 2016 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】
シソーラス用語:
シソーラス用語/準シソーラス用語
文献のテーマを表すキーワードです。
部分表示の続きはJDreamⅢ(有料)でご覧いただけます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。

準シソーラス用語:
シソーラス用語/準シソーラス用語
文献のテーマを表すキーワードです。
部分表示の続きはJDreamⅢ(有料)でご覧いただけます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
, 【Automatic Indexing@JST】
分類 (1件):
分類
JSTが定めた文献の分類名称とコードです
信号理論 
タイトルに関連する用語 (12件):
タイトルに関連する用語
J-GLOBALで独自に切り出した文献タイトルの用語をもとにしたキーワードです

前のページに戻る