文献

J-GLOBAL ID：201702286205901789   整理番号：17A0124425

記憶窓のスケーリング依存性とSiナノ結晶不揮発性メモリ素子における異なるキャリア帯電挙動【Powered by NICT】

Scaling dependence of memory windows and different carrier charging behaviors in Si nanocrystal nonvolatile memory devices

著者 (8件)： Yu Jie (School of Electronic Science and Engineering, Nanjing University) ,  Chen Kunji (School of Electronic Science and Engineering, Nanjing University) ,  Ma Zhongyuan (School of Electronic Science and Engineering, Nanjing University) ,  Zhang Xinxin (School of Electronic Science and Engineering, Nanjing University) ,  Jiang Xiaofan (School of Electronic Science and Engineering, Nanjing University) ,  Wu Yangqing (School of Electronic Science and Engineering, Nanjing University) ,  Huang Xinfan (School of Electronic Science and Engineering, Nanjing University) ,  Oda Shunri (Quantum Nanoelectronics Research Center, Tokyo Institute of Technology)
資料名： Chinese Physics B  (Chinese Physics B)
巻： 25  号： 9  ページ： 097304-1-097304-5  発行年： 2016年 
JST資料番号： W1539A  ISSN： 1674-1056  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： 中国 (CHN)  言語： 英語 (EN)

抄録/ポイント： 電荷蓄積モードに基づいて,そのスケールダウン限界のためのシリコンナノ結晶(Si NC)不揮発性メモリ(NVM)素子のメモリ性能のスケーリング依存性を調べることが重要である。本研究では,0.13μmノード相補型金属酸化物半導体(CMOS)技術により異なるゲート幅と長さをもつ八種類の試験重要な細胞を作成した。八種類試験重要な細胞のメモリ窓は,ゲート領域に依存しない,約1.64V@±7V/1msが,主にSi-NCの平均サイズ(12 nm)と面密度(1.8×10(11)/cm~2)のほぼ同一であることが分かった。プログラム/消去(P/E)速度特性を,ゲート幅と長さにほとんど依存しない。しかし,消去速度は試験重要な細胞のプログラム速度よりも速く,これは演算処理中に電子と正孔間の異なる帯電挙動によるものであった。さらに,データ保持特性はゲート面積に依存した。著者らの知見は性能とオンチップ統合を改善するために,Si-NC NVM素子のスケールダウンのために有用である。Data from the ScienceChina, LCAS. Translated by JST【Powered by NICT】

シソーラス用語： 正孔 ,  *記憶装置 ,  *キャリア ,  金属酸化物 ,  *帯電 ,  半導体 ,  *ナノ結晶 ,  演算 ,  *不揮発性メモリ ,  CMOS
準シソーラス用語： オンチップ ,  データリテンション ,  面密度 ,  スケールダウン , 【Automatic Indexing@JST】

著者キーワード (4件)： シリコンナノ結晶 ,  不揮発性メモリ ,  スケーリング依存性 ,  異なる帯電挙動

分類 (1件)： 半導体集積回路  (NC03162T)

タイトルに関連する用語 (10件)： 窓 ,  スケーリング ,  依存性 ,  Si ,  ナノ結晶 ,  不揮発性 ,  メモリ素子 ,  キャリア ,  帯電 ,  挙動