特許

J-GLOBAL ID：201703004684703459

信号処理装置および信号処理方法

発明者： 史 又華 ,  戸川 望 ,  柳澤 政生 ,  五十嵐 博昭
出願人/特許権者： 学校法人早稲田大学
代理人 (3件)： 吉田 正義 ,  今枝 弘充 ,  梅村 裕明
公報種別：再公表公報
出願番号（国際出願番号）：JP2014053813
公開番号（公開出願番号）：WO2014-132843
出願日： 2014年02月18日
公開日（公表日）： 2014年09月04日
要約：

論理回路における最終的な処理結果を事後的に解析することなく、論理回路の処理の途中段階で、論理回路が正しいタイミングで動作しているか否かを推測できる信号処理装置および信号処理方法を提案する。信号処理装置(1)では、乗算器(4)において処理途中の段階でデータ(D)がクロック信号(CK)に対して既にタイミングがずれていれば、乗算器(4)が想定した時間(この場合、1クロックの周期12[ns])内に演算処理が終了し得ないと推測でき、かくして乗算器(4)における最終的な演算処理結果を事後的に解析することなく、乗算器(4)の演算処理の途中段階で、乗算器(4)が正しいタイミングで動作しているか否かを推測できる。

請求項（抜粋）：

所定のクロック信号に同期させ所定のタイミングでデータを処理して出力する論理回路から処理途中のデータを取得し、処理途中の段階で該データが前記クロック信号に対してタイミングがずれているか否かを判断するタイミングエラー推測部を備える ことを特徴とする信号処理装置。

IPC (1件)：

H03K 5/19

FI (1件)：

H03K5/19 Z

Fターム (7件)：

5J039AB02 ,  5J039BB08 ,  5J039DC03 ,  5J039FF06 ,  5J039FF13 ,  5J039JJ07 ,  5J039MM11