文献

J-GLOBAL ID：201802289864937553   整理番号：18A0640479

凍結ビットパタンの偏りを利用した高速Polar符号復号器とそのハードウェア実装の検討

著者 (5件)： 多和田雅師 (早稲田大 基幹理工) ,  神谷典史 (NEC システムプラットフォーム研) ,  井手口裕太 (NEC システムプラットフォーム研) ,  井上浩明 (NEC システムプラットフォーム研) ,  戸川望 (早稲田大 基幹理工)
資料名： 電子情報通信学会大会講演論文集(CD-ROM)  (電子情報通信学会ソサイエティ大会講演論文集(CD-ROM))
巻： 2018  号： 総合大会  ページ： ROMBUNNO.A-1-12  発行年： 2018年03月06日 
JST資料番号： G0508B  ISSN： 1349-144X  資料種別： 会議録 (C)
記事区分： 短報  発行国： 日本 (JPN)  言語： 日本語 (JA)

シソーラス用語： データ型 ,  偏り ,  線形符号 ,  *復号器 ,  実装 ,  誤り訂正符号 ,  シーケンシャル処理 ,  データ圧縮 ,  ハードウェア実装
準シソーラス用語： polar符号 ,  ビットパターン ,  逐次処理

分類 (1件)： その他の電子回路  (NC05090X)

タイトルに関連する用語 (6件)： 凍結 ,  ビットパタン ,  偏り ,  polar符号 ,  復号器 ,  ハードウェア実装