文献

J-GLOBAL ID：200902234451103868   整理番号：04A0170091

論理回路に対するテストコスト削減法-テストデータ量及びテスト実行時間の削減-

Test Cost Reduction for Logic Circuits-Reduction of Test Data Volume and Test Application Time-

著者 (4件)： 樋上喜信 (愛媛大 工) ,  梶原誠司 (九州工大 情報工) ,  市原英行 (広島市大 情報科学) ,  高松雄三 (愛媛大 工)
資料名： 電子情報通信学会論文誌 D-1  (IEICE Transactions on Information and Systems, Pt.1 (Japanese Edition))
巻： J87-D-1  号： 3  ページ： 291-307  発行年： 2004年03月01日 
JST資料番号： S0757B  ISSN： 0915-1915  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： 日本 (JPN)  言語： 日本語 (JA)

抄録/ポイント： 論理回路の大規模化とともに,テストコストの増大が深刻な問題と...

シソーラス用語： *論理回路 ,...
準シソーラス用語： テストコンパクション ,...

   続きはJDreamIII（有料）にて  {{ this.onShowAbsJLink("http://jdream3.com/lp/jglobal/index.html?docNo=04A0170091&from=J-GLOBAL&jstjournalNo=S0757B") }}

分類 (2件)： 論理回路  (NC05070B) ,  固体デバイス計測・試験・信頼性  (NC03040G)

引用文献 (103件)：

• GOEL, P. Test generation and dynamic compaction of tests. Proc. Int. Test Conf., 1979. 1979, 189-192
• KAJIHARA, S. Cost effective generation of minimal test sets for stuck at faults in combinational logic circuits. IEEE Trans. Comput.-Aided Des. Integr. Circuits Syst. 1995, 14, 12, 1496-1504
• SCHULZ, M. H. SOCRATES : A highly efficient automatic test pattern generation system. IEEE Trans. Comput.-Aided Des. Integr. Circuits Syst. 1988, 7, 1, 126-137
• HAMZAOGLU, I. Test set compaction algorithms for combinational circuits. IEEE Trans. Comput.-Aided Des. Integr. Circuits Syst. 2000, 19, 8, 957-963
• LIN, X. In static test compaction and test pattern ordering for scan designs. Proc. Int. Test Conf., 2001. 2001, 1088-1097

タイトルに関連する用語 (5件)： 論理回路 ,  テスト ,  コスト削減 ,  データ量 ,  実行時間