文献

J-GLOBAL ID：200902029346383968   整理番号：82A0424325

VLSIのフォルトトレラント設計 VLSI設計の歩留り改善に対する内部結合条件の影響

Fault-tolerant design for VLSI: Effect of interconnect requirements on yield improvement of VLSI designs.

著者 (2件)： MANGIR T E (Mangir Assoc., CA) ,  AVIZIENIS A (Univ. California)
資料名： IEEE Transactions on Computers  (IEEE Transactions on Computers)
巻： 31  号： 7  ページ： 609-616  発行年： 1982年07月 
JST資料番号： C0233A  ISSN： 0018-9340  CODEN： ICTOB4  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： VLSIの検査性と生産の歩留りを改善するために冗長性を与える...

シソーラス用語： 冗長性 ,...

   続きはJDreamIII（有料）にて  {{ this.onShowAbsJLink("http://jdream3.com/lp/jglobal/index.html?docNo=82A0424325&from=J-GLOBAL&jstjournalNo=C0233A") }}

分類 (2件)： 集積回路一般  (NC03161C) ,  信頼性  (KB04040H)

タイトルに関連する用語 (4件)： VLSI ,  設計 ,  VLSI設計 ,  歩留り