文献

J-GLOBAL ID：200902114968685101   整理番号：01A0753171

歪み-Si-オン-絶縁体(歪み-SOI)MOSFET 概念,構造とデバイス特性

Silicon Nanodevices. Strained-Si-on-Insulator (Strained-SOI) MOSFETs. Concept, Structures and Device Characteristics.

著者 (5件)： TAKAGI S (Toshiba Corp., Kawasaki-shi, JPN) ,  MIZUNO T (Toshiba Corp., Kawasaki-shi, JPN) ,  SUGIYAMA N (Toshiba Corp., Kawasaki-shi, JPN) ,  TEZUKA T (Toshiba Corp., Kawasaki-shi, JPN) ,  KUROBE A (Toshiba Corp., Kawasaki-shi, JPN)
資料名： IEICE Transactions on Electronics (Institute of Electronics, Information and Communication Engineers)  (IEICE Transactions on Electronics (Institute of Electronics, Information and Communication Engineers))
巻： E84-C  号： 8  ページ： 1043-1050  発行年： 2001年08月01日 
JST資料番号： L1370A  ISSN： 0916-8524  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： 日本 (JPN)  言語： 英語 (EN)

抄録/ポイント： サブ-100nm Si CMOS技術ノードに適用可能な歪み-...

シソーラス用語： CMOS構造 ,...

   続きはJDreamIII（有料）にて  {{ this.onShowAbsJLink("http://jdream3.com/lp/jglobal/index.html?docNo=01A0753171&from=J-GLOBAL&jstjournalNo=L1370A") }}

分類 (1件)： トランジスタ  (NC03070N)

引用文献 (27件)：

• TAKAGI, S. Impact of electron and hole inversion-layer capacitance on low voltage operation of scaled n- and p-MOSFET's. IEEE Trans. Electron Devices. 2000, 47, 5, 999-1005
• OHBA, R. Nonstationary electron/hole transport in sub-0.1μm MOS devices: Correlation with mobility and low-power CMOS application. IEEE Trans. Electron Devices. 2001, 48, 2, 338-343
• HATAKEYAMA, T. Impact of strained-Si channel on CMOS circuit performance under sub- 100nm regime. Ext. Abs. Solid State Devices and Materials. 2000, 40, Part1, 4B, 62-63
• HATAKEYAMA, T. Impact of strained-Si channel on CMOS circuit performance under sub- 100nm regime. Jpn. J. Appl. Phys. 2001, 2627-2632
• WELSER, J. J. NMOS and PMOS transistors fabricated in strained silicon/relaxed silicon-germanium structures. IEDM Tech. Dig. 1992, 1000-1001

タイトルに関連する用語 (7件)： 歪み ,  Si ,  絶縁体 ,  SOI ,  MOSFET ,  概念 ,  デバイス特性