文献

J-GLOBAL ID：200902296223773018   整理番号：06A0246773

真性ドープされた母体とゲート仕事関数エンジニアリングを用いることによるデカナノメータサラウンディングゲートトランジスタ(SGT)のスケーラビリティ

Decananometer Surrounding Gate Transistor (SGT) Scalability by Using an Intrinsically-Doped Body and Gate Work Function Engineering

著者 (5件)： YAMAMOTO Yasue (Matsushita Electric Industrial Co., Ltd., Kyoto-shi, JPN) ,  HIDAKA Takeshi (Tohoku Univ., Sendai-shi, JPN) ,  NAKAMURA Hiroki (Tohoku Univ., Sendai-shi, JPN) ,  SAKURABA Hiroshi (Tohoku Univ., Sendai-shi, JPN) ,  MASUOKA Fujio (Tohoku Univ., Sendai-shi, JPN)
資料名： IEICE Transactions on Electronics (Institute of Electronics, Information and Communication Engineers)  (IEICE Transactions on Electronics (Institute of Electronics, Information and Communication Engineers))
巻： E89-C  号： 4  ページ： 560-567  発行年： 2006年04月01日 
JST資料番号： L1370A  ISSN： 0916-8524  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： 日本 (JPN)  言語： 英語 (EN)

抄録/ポイント： 本稿はサラウンディングゲートトランジスタ(SGT)が真性的に...

シソーラス用語： *MOSFET ,...

   続きはJDreamIII（有料）にて  {{ this.onShowAbsJLink("http://jdream3.com/lp/jglobal/index.html?docNo=06A0246773&from=J-GLOBAL&jstjournalNo=L1370A") }}

分類 (1件)： トランジスタ  (NC03070N)

引用文献 (18件)：

• International Technology Roadmap for Semiconductors. 2004
• TAKATO, H. High performance CMOS surrounding gate transistor (SGT) for ultra high density LSIs. IEDM Tech. Dig., 1988. 1988, 222-225
• COLINGE, J. P. Silicon-on-insulator gate-all-around device. IEDM Tech. Dig., 1990. 1990, 595-598
• HARRISON, S. Highly performant double gate MOSFET realized with SON process. IEDM Tech. Dig., 2003. 2003, 449-452
• HIEDA, K. Effect of a new trench-isolated transistor using sidewall gate. IEEE Trans. Electron Devices. 1989, 36, 9, 1615-1619

タイトルに関連する用語 (6件)： ドープ ,  母体 ,  ゲート ,  仕事関数 ,  エンジニアリング ,  スケーラビリティ