特許
J-GLOBAL ID：200903000711318521
通信制御装置及び方法
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
國分 孝悦
公報種別：公開公報
出願番号（国際出願番号）：特願2004-264645
公開番号（公開出願番号）：特開2006-081033
出願日： 2004年09月10日
公開日（公表日）： 2006年03月23日
要約：
【課題】 ハードウェアが持つ並列処理能力を発揮でき、メモリ管理方法も単純化され、高速に送信データをフレームとして出力することを課題とする。【解決手段】 送信データを送信するためのフレーム個数及びフレーム長を算出する算出手段(102)と、算出手段による算出結果を基に送信データをフレーム単位に分割するペイロード分割手段(103)と、ペイロード分割手段による送信データの分割の最中に、算出手段による算出結果を基にフレーム単位の送信データに付加すべきヘッダを生成するヘッダ生成手段(116〜119)とを有する通信制御装置が提供される。【選択図】 図1
請求項（抜粋）：
送信データを送信するためのフレーム個数及びフレーム長を算出する算出手段と、
前記算出手段による算出結果を基に送信データをフレーム単位に分割するペイロード分割手段と、
前記ペイロード分割手段による送信データの分割の最中に、前記算出手段による算出結果を基に前記フレーム単位の送信データに付加すべきヘッダを生成するヘッダ生成手段と
を有することを特徴とする通信制御装置。
IPC (2件)：
FI (2件)：
H04L13/00 305C
, H04L12/56 300D
5K030GA03
, 5K030GA04
, 5K030HA08
, 5K030HB11
, 5K030HB28
, 5K030JA05
, 5K030JT02
, 5K030JT09
, 5K030KA02
, 5K034AA11
, 5K034CC01
, 5K034DD01
, 5K034FF01
, 5K034FF02
, 5K034GG02
, 5K034GG03
, 5K034HH12
, 5K034HH63
, 5K034MM24
, 5K034SS01
出願人引用 (3件)
審査官引用 (9件)
全件表示
前のページに戻る
