特許
J-GLOBAL ID：200903000749511597

半導体装置及び半導体装置の製造方法

発明者：
葉 章二

葉 章二 について


出願人/特許権者：
沖電気工業株式会社

沖電気工業株式会社 について


代理人 (1件)： 大西 健治
公報種別：公開公報
出願番号（国際出願番号）：特願平11-066686
公開番号（公開出願番号）：特開2000-260964
出願日： 1999年03月12日
公開日（公表日）： 2000年09月22日
要約：
【要約】【目的】 データリテンションタイムやトランジスタの特性与える影響を低減して、不純物が導入されたシリコン層を有する半導体装置及びその製造方法を実現する。【解決手段】 キャパシタのストレージノード電極を、第1のシリコン膜51とこの第1のシリコン膜51上に配置される第2のシリコン膜53とで構成し、第2のシリコン膜53に導入される不純物濃度を第1のシリコン膜51より高くするようにした。
請求項（抜粋）：
半導体基体の上にシリコン層を有する半導体装置において、前記シリコン層は第1のシリコン膜と該第1のシリコン膜上に形成された第2のシリコン膜とを有する積層構造であり、前記第2のシリコン膜は前記第1のシリコン膜より不純物濃度が高いことを特徴とする半導体装置。
IPC (4件)：
H01L 27/108 ,  H01L 21/8242 ,  H01L 21/3205 ,  H01L 21/768
FI (3件)：
H01L 27/10 621 B ,  H01L 21/88 P ,  H01L 21/90 C
Fターム (47件)：
5F033HH04 ,  5F033HH05 ,  5F033JJ01 ,  5F033JJ04 ,  5F033KK01 ,  5F033LL04 ,  5F033MM05 ,  5F033MM10 ,  5F033PP06 ,  5F033PP09 ,  5F033QQ08 ,  5F033QQ09 ,  5F033QQ11 ,  5F033QQ16 ,  5F033QQ25 ,  5F033QQ27 ,  5F033QQ30 ,  5F033QQ37 ,  5F033QQ59 ,  5F033QQ65 ,  5F033QQ73 ,  5F033RR04 ,  5F033RR15 ,  5F033SS11 ,  5F033TT07 ,  5F033VV16 ,  5F033WW04 ,  5F033XX03 ,  5F033XX13 ,  5F033XX28 ,  5F083AD22 ,  5F083AD48 ,  5F083AD49 ,  5F083AD56 ,  5F083AD62 ,  5F083GA09 ,  5F083GA25 ,  5F083GA28 ,  5F083JA19 ,  5F083JA32 ,  5F083JA33 ,  5F083MA06 ,  5F083MA17 ,  5F083PR06 ,  5F083PR09 ,  5F083PR21 ,  5F083PR33
引用特許：
審査官引用 (5件)
全件表示

前のページに戻る

TOP

BOTTOM