特許
J-GLOBAL ID：200903000815406481
半導体装置及びその製造方法
発明者：
,
出願人/特許権者：
代理人 (3件)：
吉田 茂明
, 吉竹 英俊
, 有田 貴弘
公報種別：公開公報
出願番号（国際出願番号）：特願2004-063978
公開番号（公開出願番号）：特開2005-252157
出願日： 2004年03月08日
公開日（公表日）： 2005年09月15日
要約：
【課題】本発明は、ゲート酸化膜の耐圧の低下の問題なく、チャネル長を最小化した電界効果トランジスタを提供することを目的とする。【解決手段】SiC基板1上に形成されたドリフト領域2の表層部の所定位置に、チャネル接続領域4を形成する。そして、チャネル接続領域4を挟みつつ、一部がチャネル接続領域4に重なるようにベース領域5を形成する。ベース領域5内には、チャネル接続領域4から所定間隔離れてn+型のソース領域3を形成する。チャネル接続領域4の不純物濃度がソース領域3の不純物濃度に比べて低くなるようにする。【選択図】図1
請求項（抜粋）：
シリコンよりバンドギャップの広いワイドバンドギャップ半導体基板と、
前記半導体基板の主面に形成された半導体層と、
前記半導体層の表層部に形成された第1導電型の電流出力領域と、
前記半導体層の表層部に前記電流出力領域と離れて形成された第1導電型のチャネル接続領域とを備え、
前記電流出力領域と前記チャネル接続領域に挟まれた前記半導体層の領域がチャネル領域として規定され、
前記電流出力領域を含む前記半導体層の表層部に、前記チャネル接続領域まで延設して形成され、前記電流出力領域の深さよりも深い第2導電型の不純物領域と、
前記チャネル領域上に、ゲート酸化膜を介して形成されたゲート電極と、
前記電流出力領域に接続された電流出力電極と、
前記半導体基板の裏面に形成された電流入力電極と、
をさらに備え、
前記チャネル接続領域の不純物濃度は、前記電流出力領域の不純物濃度より低いことを特徴とする半導体装置。
IPC (2件)：
FI (4件)：
H01L29/78 652J
, H01L29/78 652T
, H01L29/78 658A
, H01L29/78 658E
出願人引用 (1件)
審査官引用 (7件)
全件表示
前のページに戻る
