特許
J-GLOBAL ID：200903022205092330
炭化珪素半導体装置及びその製造方法
発明者：
,
出願人/特許権者：
代理人 (1件)：
伊藤 洋二 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-069193
公開番号（公開出願番号）：特開2002-270837
出願日： 2001年03月12日
公開日（公表日）： 2002年09月20日
要約：
【要約】【課題】 ソース領域が増速酸化されることによるチャネル抵抗の高抵抗化等の防止を図る。【解決手段】 n+型ソース領域4の上に表面チャネル層5を形成すると共に、表面チャネル層5を部分的に除去する際に、表面チャネル層5の端部がゲート電極7の端部よりも外側に張り出すようにする。このようにすることで、表面状態が良好な表面チャネル層5の上に均一な膜厚のゲート酸化膜6を形成することができると共に、表面チャネル層5とn+型ソース領域4とのオーバラップを確保することができる。これにより、n+型ソース領域4が増速酸化されることによるチャネル抵抗の高抵抗化等の防止を図ることができる。
請求項（抜粋）：
主表面及び裏面を有し、炭化珪素よりなる第1導伝型の半導体基板(1)と、前記半導体基板の主表面上に形成され、前記半導体基板よりも高抵抗な炭化珪素よりなる第1導伝型の半導体層(2)と、前記半導体層の表層部の所定領域に形成され、所定深さを有する第2導伝型べ一ス領域(3)と、前記べ一ス領域の表層部の所定領域に形成され、該べ一ス領域の深さよりも浅い第1導伝型のソース領域(4)と、前記べ一ス領域の表面上及び前記半導体層の表面上において、前記ソース領域と前記半導体層とを繋ぐように形成された、炭化珪素よりなる第1導伝型の表面チャネル層(5)と、前記表面チャネル層の表面に形成されたゲート酸化膜(6)と、前記ゲート酸化膜の上に形成されたゲート電極(7)と、前記べ一ス領域及び前記ソース領域に接触するように形成されたソース電極(9)と、前記半導体基板の裏面に形成されたドレイン電極(10)とを備えた半導体装置において、前記表面チャネル層が前記ソース領域の表面上に形成されていると共に、前記表面チャネル層の端部が前記ゲート電極の端部よりも外側に張り出して形成され、さらに、前記ゲート電極と前記表面チャネル層との間において前記ゲート酸化膜の膜厚が均一に構成されていることを特徴とする炭化珪素半導体装置。
IPC (3件)：
H01L 29/78 652
, H01L 29/78
, H01L 21/336
H01L 29/78 652 E
, H01L 29/78 652 B
, H01L 29/78 652 K
, H01L 29/78 652 T
, H01L 29/78 658 F
, H01L 29/78 658 E
