特許
J-GLOBAL ID：200903000888329604

受光素子および回路内蔵型受光素子

発明者：
細川 誠

細川 誠 について

, 
福永 直樹

福永 直樹 について

, 
瀧本 貴博

瀧本 貴博 について

, 
久保 勝

久保 勝 について

, 
福島 稔彦

福島 稔彦 について

, 
大久保 勇

大久保 勇 について


出願人/特許権者：
シャープ株式会社

シャープ株式会社 について


代理人 (1件)： 山本 秀策
公報種別：公開公報
出願番号（国際出願番号）：特願平11-252332
公開番号（公開出願番号）：特開2001-077401
出願日： 1999年09月06日
公開日（公表日）： 2001年03月23日
要約：
【要約】【課題】 書き込み対応のフォトダイオードにおいて、読み出し時の小光量入射および書き込み時の大光量入射の両方に対して、応答速度の高速化を図る。【解決手段】 P型半導体基板141の上にそれよりも不純物濃度が低いP型エピタキシャル層142を形成した積層基板を用いて、フォトダイオードの容量およびアノード抵抗を下げて、読み出し時の小光量での応答速度を向上させる。さらに、書き込み時の大光量が入射しても、ポテンシャルのフラット化により応答速度が低下しないように、P型エピタキシャル層142の層厚を薄くして空乏層幅を制限し、空乏層内の電界強度を強める。例えば、書き込み対応用のフォトダイオードに要求される大光量時の応答速度(例えば書き込み6倍速)から、空乏層内の電界強度を0.3V/μm以上に設定する。また、書き込み対応用のフォトダイオードに要求される小光量時の応答速度(例えば読み出し32倍速)から、必要とされる空乏層幅を5μm以上に設定する。
請求項（抜粋）：
第1導電型半導体基板と、該第1導電型半導体基板上に形成され、該第1導電型半導体基板よりも不純物濃度が低い第1導電型半導体層と、該第1導電型半導体層上に形成された第2導電型半導体層と、該第2導電型半導体層の表面から該第1導電型半導体層の表面に達するように形成され、該第2導電型半導体層を複数の第2導電型半導体領域に分割する第1導電型拡散層とを備え、該第2導電型半導体領域とその下部の第1導電型半導体層との接合により、信号光を検出するフォトダイオード部が複数構成されている受光素子であって、該フォトダイオード部に逆バイアス電圧を印加したときに該第1導電型半導体層内に形成される空乏層の電界強度が0.3V/μm以上である受光素子。
IPC (2件)：
H01L 31/10 ,  H01L 27/14
FI (2件)：
H01L 31/10 A ,  H01L 27/14 Z
Fターム (15件)：
4M118AA10 ,  4M118AB05 ,  4M118BA02 ,  4M118CA03 ,  4M118CA18 ,  4M118DA32 ,  4M118EA01 ,  4M118FC09 ,  5F049MA02 ,  5F049NA03 ,  5F049NB08 ,  5F049RA03 ,  5F049RA06 ,  5F049SS07 ,  5F049SS10
引用特許：
審査官引用 (7件)
全件表示

前のページに戻る

TOP

BOTTOM