特許
J-GLOBAL ID：200903001391042677

マイクロプロセッサ

発明者：
郷古 博紀

郷古 博紀 について

, 
森岡 健一

森岡 健一 について


出願人/特許権者：
沖電気工業株式会社

沖電気工業株式会社 について


代理人 (1件)： 柿本 恭成
公報種別：公開公報
出願番号（国際出願番号）：特願2006-129046
公開番号（公開出願番号）：特開2007-299355
出願日： 2006年05月08日
公開日（公表日）： 2007年11月15日
要約：
【課題】消費電力を低減する。【解決手段】nop検出回路41においてnopが検出されると、論理‘H’のnop信号S41を出力する第1の処理と、各パイプライン間に配置されたF/F46〜48によって、検出されたnop信号を各パイプラインに伝搬させる第2の処理と、各パイプラインにnopが伝搬する際には、各パイプラインに配置されているクロック制御回路42〜45により、クロックを停止させる第3の処理により、各パイプラインにnopが伝搬する際、パイプラインレジスタ28〜31やデータメモリ26等のクロックを停止させ、且つ、各FE,DC,EX,MEM,WBステージにおける入力データも保持させる。【選択図】図1
請求項（抜粋）：
命令メモリよりフェッチされた命令データからノン・オペレーションを検出してノン・オペレーション信号を出力するノン・オペレーション検出回路と、 複数のパイプラインにおける各パイプライン間に配置され、前記ノン・オペレーション信号を前記各パイプラインに伝搬させる複数のフリップフロップと、 前記各パイプラインに配置され、前記各パイプラインに前記ノン・オペレーションが伝搬する際には、前記各パイプラインのステージにおいて、前記ノン・オペレーション信号に基づき、前記各パイプラインのステージを動作させるためのクロックを停止させ、且つ、前記ステージにおける入力データも保持させる複数のクロック制御回路と、 を有することを特徴とするマイクロプロセッサ。
IPC (2件)：
G06F 1/04 ,  G06F 9/30
FI (2件)：
G06F1/04 301C ,  G06F9/30 330Z
Fターム (6件)：
5B033AA13 ,  5B033BC00 ,  5B079BA12 ,  5B079BB01 ,  5B079BC01 ,  5B079DD13
引用特許：
出願人引用 (1件) 審査官引用 (9件)
全件表示

前のページに戻る

TOP

BOTTOM