特許
J-GLOBAL ID：200903001514874397

薄膜トランジスタ表示パネル及びその製造方法

発明者：
柳 春 基

柳 春 基 について

, 
金 奉 柱

金 奉 柱 について


出願人/特許権者：
三星電子株式会社

三星電子株式会社 について


代理人 (2件)： 小野 由己男 ,  稲積 朋子
公報種別：公開公報
出願番号（国際出願番号）：特願2007-025068
公開番号（公開出願番号）：特開2007-213065
出願日： 2007年02月05日
公開日（公表日）： 2007年08月23日
要約：
【課題】アルミニウムを含む信号線またはパッド部をITOとの接触に起因する酸化及び腐蝕から保護できる薄膜トランジスタ表示パネルを提供する。【解決手段】本発明による薄膜トランジスタ表示パネルでは、ゲート絶縁膜に形成されたコンタクトホールを通じて露出した、アルミニウム系金属のゲートパッドが、データ線と同じ層に形成された接触媒介部材で覆われている。または、ゲート絶縁膜に形成されたコンタクトホールを通じて露出した、アルミニウム系金属を含むゲート層の信号伝達線が、データ層の信号伝達線で直に覆われている。【選択図】図20
請求項（抜粋）：
基板、 前記基板の上に形成されている第1信号線、 前記第1信号線の上に形成され、前記第1信号線の一部を露出させる第1コンタクトホール、を含むゲート絶縁膜、 前記ゲート絶縁膜の上に形成されている第1半導体、 前記第1半導体の上に形成されている第2信号線、 前記第1半導体の上に、前記第2信号線から離されて形成されているドレイン電極、 前記第2信号線、前記ドレイン電極、及び前記導電体の上に形成され、前記ドレイン電極を露出させる第2コンタクトホール、を含む保護膜、 前記保護膜の上に形成され、前記第2コンタクトホールを通じて前記ドレイン電極に接続されている画素電極、並びに、 前記ゲート絶縁膜の上に形成され、前記第1コンタクトホールを通じて前記第1信号線に接続されている導電体、 を有する薄膜トランジスタ表示パネル。
IPC (4件)：
G09F 9/30 ,  G02F 1/134 ,  G02F 1/136 ,  H01L 29/786
FI (4件)：
G09F9/30 338 ,  G02F1/1345 ,  G02F1/1368 ,  H01L29/78 612C
Fターム (55件)：
2H092GA41 ,  2H092GA42 ,  2H092JA26 ,  2H092JB13 ,  2H092KA18 ,  2H092MA05 ,  2H092MA07 ,  2H092MA12 ,  2H092MA35 ,  2H092NA15 ,  2H092NA25 ,  5C094AA31 ,  5C094BA03 ,  5C094BA43 ,  5C094DA13 ,  5C094DB01 ,  5C094EA10 ,  5C094FB14 ,  5F110AA26 ,  5F110BB01 ,  5F110CC07 ,  5F110DD01 ,  5F110DD02 ,  5F110EE03 ,  5F110EE06 ,  5F110EE14 ,  5F110EE23 ,  5F110EE37 ,  5F110EE44 ,  5F110FF02 ,  5F110FF03 ,  5F110FF29 ,  5F110GG02 ,  5F110GG13 ,  5F110GG15 ,  5F110GG44 ,  5F110HK04 ,  5F110HK05 ,  5F110HK06 ,  5F110HK09 ,  5F110HK16 ,  5F110HK21 ,  5F110HK26 ,  5F110HK33 ,  5F110HL02 ,  5F110HL03 ,  5F110HL04 ,  5F110HL06 ,  5F110HL07 ,  5F110HM03 ,  5F110NN03 ,  5F110NN23 ,  5F110NN24 ,  5F110NN27 ,  5F110NN73
引用特許：
出願人引用 (7件)
全件表示
審査官引用 (7件)
全件表示

前のページに戻る

TOP

BOTTOM