特許
J-GLOBAL ID：200903001536099141

半導体装置及び半導体装置の製造方法

発明者：
大田 剛志

大田 剛志 について

, 
河野 孝弘

河野 孝弘 について


出願人/特許権者：
株式会社東芝

株式会社東芝 について


代理人 (2件)： 伊丹 勝 ,  田村 和彦
公報種別：公開公報
出願番号（国際出願番号）：特願2007-001543
公開番号（公開出願番号）：特開2008-171887
出願日： 2007年01月09日
公開日（公表日）： 2008年07月24日
要約：
【課題】トレンチゲート型半導体装置の製造工程を簡略化する。【解決手段】半導体基板に形成した第1のトレンチと、第1のトレンチ表面に形成したゲート酸化膜と、ゲート酸化膜上に第1のトレンチを埋め込むように形成したトレンチゲート電極と、第1のトレンチの幅よりも広い幅の半導体基板に形成した第2のトレンチと、第2のトレンチを埋め込むように形成した終端埋込絶縁層と、第2のトレンチの幅よりも広い幅の半導体基板に形成した第3のトレンチと、第3のトレンチを埋め込むように形成したトレンチコンタクト電極を備えたことを特徴とする半導体装置を提供することにより上記課題を解決する。【選択図】図11
請求項（抜粋）：
半導体基板と、 前記半導体基板に形成した第1のトレンチと、 前記第1のトレンチ表面に形成したゲート酸化膜と、 前記ゲート酸化膜上に第1のトレンチを埋め込むように形成したトレンチゲート電極と、 前記第1のトレンチの幅よりも広い幅の前記半導体基板に形成した第2のトレンチと、 前記第2のトレンチを埋め込むように形成した終端埋込絶縁層と、 前記第2のトレンチの幅よりも広い幅の前記半導体基板に形成した第3のトレンチと、 前記第3のトレンチを埋め込むように形成したトレンチコンタクト電極と、 を備えたことを特徴とする半導体装置。
IPC (3件)：
H01L 29/78 ,  H01L 21/76 ,  H01L 21/336
FI (4件)：
H01L29/78 652B ,  H01L29/78 652R ,  H01L29/78 653A ,  H01L29/78 658G
引用特許：
出願人引用 (5件)
全件表示
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM