特許
J-GLOBAL ID:200903001855954240

半導体装置およびその製造方法

発明者:
出願人/特許権者:
代理人 (1件): 山川 政樹
公報種別:公開公報
出願番号(国際出願番号):特願平10-028142
公開番号(公開出願番号):特開平11-233652
出願日: 1998年02月10日
公開日(公表日): 1999年08月27日
要約:
【要約】【課題】 より高速に動作できるようにすることを目的とする。【解決手段】 下部電極104a上には保護膜109を備えておき、ここにはシリサイド層が形成されない状態としておき、ソース107およびドレイン108表面にシリサイド層110aおよびシリサイド層110bを形成する。
請求項(抜粋):
第1導電形の半導体基板上にゲート絶縁膜を介して周囲より絶縁されて形成されたフローティングゲートと、前記フローティングゲート上に分離絶縁膜を介して形成された制御ゲートと、前記フローティングゲート両脇の前記半導体基板に形成された第2導電形の不純物が導入されたソースおよびドレインと、前記ドレイン領域表面に形成されたシリサイド層とから構成されたメモリセルを備えたことを特徴とする半導体装置。
IPC (4件):
H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792 ,  H01L 27/115
FI (2件):
H01L 29/78 371 ,  H01L 27/10 434
引用特許:
審査官引用 (10件)
全件表示

前のページに戻る