特許
J-GLOBAL ID：200903002203947818

半導体記憶装置

発明者：
松岡 伸明

松岡 伸明 について


出願人/特許権者：
シャープ株式会社

シャープ株式会社 について


代理人 (2件)： 政木 良文 ,  橋本 薫
公報種別：公開公報
出願番号（国際出願番号）：特願2003-280556
公開番号（公開出願番号）：特開2005-050421
出願日： 2003年07月28日
公開日（公表日）： 2005年02月24日
要約：
【課題】 プログラム状態と消去状態の中間の閾値電圧や抵抗値を用いずに、高速且つ安定した読み出し動作を可能とする半導体記憶装置を提供する。【解決手段】 メモリセルM3と、メモリセルM3の取り得る複数の状態を少なくとも1つずつ備えた複数の参照セルM1、M2と、メモリセルM1に電流を供給して、メモリセルM1の記憶状態に応じた第1出力電圧を出力する第1プリセンス回路11と、参照セルM1、M2に各別に電流を供給して、参照セルM1、M2の各記憶状態に応じた第2出力電圧を各別に出力する複数の第2プリセンス回路12、13と、差動増幅回路で構成され、一方の差動入力段を参照セルと同数に並列に分割して、分割した夫々の入力に複数の第2プリセンス回路12、13の第2出力電圧を各別に供給し、他方の差動入力段に第1プリセンス回路11の第1出力電圧を供給可能に構成されたセンスアンプ14と、を備えてなる。【選択図】 図1
請求項（抜粋）：
状態の変化によって情報を記憶するメモリセルと、 前記メモリセルの取り得る複数の状態を少なくとも1つずつ備えた複数の参照セルと、 前記メモリセルに電流を供給して、前記メモリセルの記憶状態に応じた第1出力電圧を出力する第1プリセンス回路と、 前記複数の参照セルに各別に電流を供給して、前記複数の参照セルの各記憶状態に応じた第2出力電圧を各別に出力する複数の第2プリセンス回路と、 差動増幅回路で構成され、前記差動増幅回路の一方の入力を前記参照セルと同数に並列に分割して、分割した夫々の入力に前記複数の第2プリセンス回路の前記第2出力電圧を各別に供給し、前記差動増幅回路の他方の入力に前記第1プリセンス回路の前記第1出力電圧を供給可能に構成されたセンスアンプと、を備えてなることを特徴とする半導体記憶装置。
IPC (3件)：
G11C16/06 ,  G11C13/00 ,  G11C16/04
FI (3件)：
G11C17/00 634E ,  G11C13/00 A ,  G11C17/00 624
Fターム (4件)：
5B025AD05 ,  5B025AD07 ,  5B025AE05 ,  5B025AE08
引用特許：
出願人引用 (2件)
  • 特開昭62-008398号公報
  • 特開平2-285593号公報
審査官引用 (7件)
全件表示

前のページに戻る

TOP

BOTTOM