半導体記憶装置

発明者： ,
出願人/特許権者：
代理人 (1件)：伊丹勝
公報種別：公開公報
出願番号（国際出願番号）：特願平11-164183
公開番号（公開出願番号）：特開2000-353394
出願日： 1999年06月10日
公開日（公表日）： 2000年12月19日
要約：

【要約】【課題】電源の低電圧化を可能とするセンスアンプ回路方式を用いた半導体記憶装置を提供する。【解決手段】メモリセルアレイ11のビット線BLはカラムゲート12により選択されてセンスアンプ13に接続される。センスアンプ13は、一方の入力端子をセンスノードSAとし、他方の入力端子を複数のセンスアンプ13で共有される参照ノードREFとしたオペアンプOPと、各オペアンプOP毎に各センスノードSAと電源VCCの間に設けられた電流源負荷であるNMOSトランジスタQN01と、各オペアンプOP毎に参照ノードREFと電源VCCの間に設けられた電流源負荷NMOSトランジスタQN02と、参照ノードREFに接続されてセンスノードSAに出力される二値データの電圧の中間にある参照電圧を発生するための、複数のセンスアンプ13で共有される参照電圧発生回路21とを有する。

請求項（抜粋）：

ビット線とワード線が交差して配設され、その各交差部に電流読出し型のメモリセルが配置されたメモリセルアレイと、このメモリセルアレイのビット線及びワード線を選択するデコード回路と、前記メモリセルアレイのビット線に読み出されるデータを検知増幅するセンスアンプとを有し、前記センスアンプは、一方の入力端子を前記メモリセルアレイの選択されたビット線に接続されるセンスノードとし、他方の入力端子を参照ノードとする少なくとも1段のオペアンプと、前記センスノードと電源端子の間に接続された電流源負荷と、前記参照ノードに接続されて、前記センスノードに出力される二値データの電圧の間にある参照電圧を発生する参照電圧発生回路とを備えたことを特徴とする半導体記憶装置。

IPC (5件)：

G11C 17/00 , H01L 27/115 , H01L 21/8247 , H01L 29/788 , H01L 29/792

FI (3件)：

G11C 17/00 E , H01L 27/10 434 , H01L 29/78 371

Fターム (23件)：

5B003AA05 , 5B003AB05 , 5B003AB09 , 5B003AC07 , 5B003AD05 , 5B003AD06 , 5B003AD07 , 5B003AD09 , 5F001AA01 , 5F001AB02 , 5F001AE03 , 5F001AF10 , 5F083EP02 , 5F083EP22 , 5F083EP76 , 5F083EP77 , 5F083EP78 , 5F083GA05 , 5F083GA30 , 5F083LA03 , 5F083LA09 , 5F083LA10 , 5F083ZA28

引用特許：

審査官引用 (9件)

特開平2-285595
特開平3-046197
特開平3-242898

全件表示

前のページに戻る