埋め込み金属シリサイド・ビットラインを備えたMONOSデバイス

発明者： , , , , ,
出願人/特許権者：
代理人 (1件)：片山修平
公報種別：公表公報
出願番号（国際出願番号）：特願2003-555586
公開番号（公開出願番号）：特表2005-514768
出願日： 2002年12月11日
公開日（公表日）： 2005年05月19日
要約：

MONOSデバイスとこのデバイスを作製するための方法は、基板(30)上に形成された、酸化膜-窒化膜-酸化膜(ONO)層(34、36、38)などの電荷捕獲誘電層(32)をもつ。リセス(44)は、ONO層(32)を貫き、しかも基板(30)内に形成される。金属シリサイド・ビットライン(48)はリセス(44)内に形成され、ビットライン酸化膜(54)は金属シリサイドの最上部に形成される。ワードライン(56)は、ONO層(32)を被覆して形成され、低抵抗のシリサイド(58)はワードライン(56)の最上部に設けられる。シリサイド(58)は、例えば、レーザ熱アニーリングによって形成される。

請求項（抜粋）：

MONOS(金属酸化膜窒化膜酸化膜半導体)デバイスを作製する方法であって、基板(30)上に電荷捕獲誘電層(32)を形成し、ビットライン・パターンに基づいて、前記電荷捕獲誘電層(32)を貫くリセス(44)をエッチングし、前記リセス(44)内に金属シリサイド・ビットライン(48)を形成する、各ステップを備えている方法。

IPC (4件)：

H01L21/8247 , H01L27/115 , H01L29/788 , H01L29/792

FI (2件)：

H01L29/78 371 , H01L27/10 434

Fターム (19件)：

5F083EP18 , 5F083EP23 , 5F083ER02 , 5F083GA02 , 5F083GA09 , 5F083JA04 , 5F083JA35 , 5F083JA39 , 5F083JA53 , 5F083KA07 , 5F083KA13 , 5F083PR34 , 5F101BA45 , 5F101BB05 , 5F101BB08 , 5F101BC11 , 5F101BD02 , 5F101BE02 , 5F101BE05

引用特許：

出願人引用 (6件)

不揮発性メモリを有する半導体装置
公報種別：公表公報出願番号：特願2000-604464 出願人：コーニンクレッカフィリップスエレクトロニクスエヌヴィ
特開平4-209573
不揮発性メモリセルの均一なビット線のストラッピング
公報種別：公表公報出願番号：特願2001-584486 出願人：アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド

全件表示

審査官引用 (8件)

不揮発性メモリを有する半導体装置
公報種別：公表公報出願番号：特願2000-604464 出願人：コーニンクレッカフィリップスエレクトロニクスエヌヴィ
特開平4-209573
特開平4-209573

全件表示

前のページに戻る