複合構造の記憶ノードおよびその製作方法

発明者： , , , , , ,
出願人/特許権者：
代理人 (1件)：恩田博宣 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-366064
公開番号（公開出願番号）：特開2002-252337
出願日： 2001年11月30日
公開日（公表日）： 2002年09月06日
要約：

【要約】【課題】ペロブスカイト構造とルテニウム導電層を含む記憶ノードおよびその製作方法を提供する。【解決手段】半導体基板の導電性プラグ上に形成されたキャパシタが、導電性プラグを覆うRu導電層およびRu導電層を覆いペロブスカイト構造の導電酸化層を有する複合記憶ノードと、複合記憶ノードを覆うキャパシタ誘電層と、キャパシタ誘電層を覆う電極層とを含む。

請求項（抜粋）：

導電性プラグを覆うRu導電層および前記Ru導電層を覆いペロブスカイト構造の導電酸化層を有する複合記憶ノードと、前記複合記憶ノードを覆うキャパシタ誘電層と、前記キャパシタ誘電層を覆う電極層と、を含む半導体基板の導電性プラグ上のキャパシタ。

IPC (3件)：

H01L 27/105 , H01L 21/8242 , H01L 27/108

FI (4件)：

H01L 27/10 444 B , H01L 27/10 621 B , H01L 27/10 621 C , H01L 27/10 651

Fターム (16件)：

5F083AD24 , 5F083AD56 , 5F083FR02 , 5F083GA29 , 5F083JA05 , 5F083JA14 , 5F083JA15 , 5F083JA17 , 5F083JA19 , 5F083JA38 , 5F083JA40 , 5F083JA43 , 5F083JA45 , 5F083MA05 , 5F083MA06 , 5F083MA17

引用特許：

審査官引用 (6件)

半導体装置及びその製造方法
公報種別：公開公報出願番号：特願平8-053219 出願人：株式会社東芝
集積回路キャパシタ及びメモリ
公報種別：公開公報出願番号：特願平10-184477 出願人：テキサスインスツルメンツインコーポレイテツド
高誘電率の誘電膜を有する半導体装置のキャパシタ製造方法
公報種別：公開公報出願番号：特願平10-283973 出願人：三星電子株式会社

全件表示

前のページに戻る