特許
J-GLOBAL ID：200903076534552086
高誘電率の誘電膜を有する半導体装置のキャパシタ製造方法
発明者：
,
出願人/特許権者：
代理人 (1件)：
八田 幹雄 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-283973
公開番号（公開出願番号）：特開平11-297964
出願日： 1998年10月06日
公開日（公表日）： 1999年10月29日
要約：
【要約】 (修正有)【課題】 高誘電膜を有する半導体装置のキャパシタ製造方法を提供する。【解決手段】 半導体基板1上に下部電極11a、高誘電膜15、上部電極17及び層間絶縁19膜が順次に形成される半導体装置のキャパシタ製造方法において、高誘電膜形成後、上部電極形成後または層間絶縁膜を形成した後、半導体基板を不活性雰囲気の第1温度で後続熱処理をして第1温度より低い第2温度で後続熱処理をしたり、高誘電膜形成後第1温度で後続熱処理をして上部電極形成後第2温度で後続熱処理する。第1温度は600〜900°Cであり、第2温度は100〜600°Cである。これにより、高誘電膜の誘電率を増やしながら漏れ電流を省くことができる。
請求項（抜粋）：
半導体基板上に下部電極を形成する段階と、前記下部電極上に高誘電膜を形成する段階と、前記下部電極及び高誘電膜が形成された半導体基板を不活性雰囲気の第1温度で後続熱処理をする段階と、前記第1温度で後続熱処理された半導体基板を前記第1温度より低い第2温度で後続熱処理をする段階と、前記第1温度及び第2温度で後続熱処理された半導体基板の高誘電膜上に上部電極を形成する段階とを含むことを特徴とする半導体装置のキャパシタ製造方法。
IPC (4件)：
H01L 27/108
, H01L 21/8242
, H01L 27/04
, H01L 21/822
H01L 27/10 621 B
, H01L 27/04 C
, H01L 27/10 651
