特許
J-GLOBAL ID：200903055180295512

強誘電体膜の形成方法と強誘電体容量素子の製造方法

発明者：
井上 尚也

井上 尚也 について

, 
林 喜宏

林 喜宏 について


出願人/特許権者：
日本電気株式会社

日本電気株式会社 について


代理人 (1件)： 尾身 祐助
公報種別：公開公報
出願番号（国際出願番号）：特願2001-128765
公開番号（公開出願番号）：特開2002-094023
出願日： 2001年04月26日
公開日（公表日）： 2002年03月29日
要約：
【要約】 (修正有)【課題】 強誘電体容量素子を低温で形成し、半導体集積回路の特性変動・劣化を抑え、ロジック回路と強誘電体メモリを混載できるようにする強誘電体膜形成方法を提供する。【解決手段】 強誘電体構成元素を全て含むターゲットを用い、スパッタ雰囲気に酸素を導入した場合と、導入せずにArのみでスパッタした場合のスパッタ膜のX線回折スペクトル図に示すように、Arのみの場合にはペロブスカイト単相となり、熱処理の場合と同様に酸素分圧0とすることによってペロブスカイト相に結晶化しやすくする。すなわちスパッタ法によって強誘電体構成元素を全て含むターゲットを用い、Arガスのみのプラズマ雰囲気スパッタにより、500°C以下の低温でペロブスカイト相の薄膜を得る。
請求項（抜粋）：
スパッタリング法にてペロブスカイト相を呈する鉛を含む強誘電体膜を形成する方法において、前記強誘電体膜を構成する全ての元素を含有するターゲットを用い不活性ガスによるスパッタリング法により直接ペロブスカイト相を呈する膜を成膜することを特徴とする強誘電体膜の形成方法。
IPC (6件)：
H01L 27/105 ,  C23C 14/08 ,  C23C 14/34 ,  H01L 21/203 ,  H01L 21/316 ,  H01L 27/10 461
FI (7件)：
C23C 14/08 K ,  C23C 14/34 N ,  H01L 21/203 S ,  H01L 21/316 Y ,  H01L 27/10 461 ,  H01L 27/10 444 C ,  H01L 27/10 444 B
Fターム (37件)：
4K029BA50 ,  4K029BB07 ,  4K029BC00 ,  4K029CA05 ,  4K029EA03 ,  4K029EA08 ,  4K029GA01 ,  5F058BA11 ,  5F058BA20 ,  5F058BC03 ,  5F058BC04 ,  5F058BF12 ,  5F058BJ01 ,  5F083AD49 ,  5F083FR02 ,  5F083JA15 ,  5F083JA35 ,  5F083JA36 ,  5F083JA37 ,  5F083JA38 ,  5F083JA39 ,  5F083JA40 ,  5F083JA43 ,  5F083JA45 ,  5F083MA06 ,  5F083PR22 ,  5F083PR33 ,  5F083PR40 ,  5F103AA08 ,  5F103BB22 ,  5F103DD30 ,  5F103HH03 ,  5F103LL14 ,  5F103NN01 ,  5F103NN05 ,  5F103PP03 ,  5F103RR05
引用特許：
審査官引用 (7件)
全件表示

前のページに戻る

TOP

BOTTOM