特許
J-GLOBAL ID:200903004478276665
配線基板および半導体装置
発明者:
,
,
出願人/特許権者:
代理人 (2件):
綿貫 隆夫
, 堀米 和春
公報種別:公開公報
出願番号(国際出願番号):特願2005-047492
公開番号(公開出願番号):特開2006-237151
出願日: 2005年02月23日
公開日(公表日): 2006年09月07日
要約:
【課題】 半導体素子の狭ピッチ化に伴い、半導体素子と配線基板との間にアンダーフィル材を充填する間隙が狭くなった場合でも、フリップチップ接続によって確実に半導体素子を搭載できる配線基板およびこの配線基板を用いた半導体装置を提供する。【解決手段】 フリップチップ接続により半導体素子60を搭載する配線基板10において、半導体素子搭載領域に、前記半導体素子60と電気的に接続される接続端子30を備えた配線パターン20が形成され、該配線パターン20は、絶縁膜形成処理が施されて表面に絶縁膜100が被覆されるとともに、前記接続端子30が形成された部位については前記絶縁膜100が除去されて形成されている。【選択図】 図1
請求項(抜粋):
フリップチップ接続により半導体素子を搭載する配線基板において、
半導体素子搭載領域に、前記半導体素子と電気的に接続される接続端子を備えた配線パターンが形成され、
該配線パターンは、絶縁膜形成処理が施されて表面に絶縁膜が被覆されるとともに、
前記接続端子が形成された部位については前記絶縁膜が除去されて形成されていることを特徴とする配線基板。
IPC (4件):
H01L 23/12
, H01L 21/60
, H05K 1/18
, H05K 3/28
FI (5件):
H01L23/12 Q
, H01L21/60 311S
, H05K1/18 L
, H05K3/28 B
, H01L23/12 F
Fターム (25件):
5E314AA02
, 5E314AA24
, 5E314BB01
, 5E314BB05
, 5E314CC01
, 5E314CC13
, 5E314DD02
, 5E314DD04
, 5E314FF01
, 5E314GG17
, 5E314GG24
, 5E336AA04
, 5E336CC31
, 5E336CC43
, 5E336CC55
, 5E336EE01
, 5E336EE07
, 5E336GG05
, 5E336GG10
, 5E336GG16
, 5F044KK02
, 5F044KK14
, 5F044KK15
, 5F044LL01
, 5F044RR16
引用特許:
出願人引用 (1件)
審査官引用 (6件)
-
特開平4-111456
-
多層配線板および半導体装置
公報種別:公開公報
出願番号:特願2002-225284
出願人:住友ベークライト株式会社
-
電子装置の実装構造
公報種別:公開公報
出願番号:特願2001-328250
出願人:京セラ株式会社
全件表示
前のページに戻る